共查询到19条相似文献,搜索用时 62 毫秒
1.
片上系统(SoC)是当今微电子技术的发展方向,而具有自主知识产权(IP)的集成电路(简称IP)设计重用技术成为提高SoC设计效率、缩短设计周期的关键因素.文中从IP的标准化、质量保证及应用服务3个方面介绍IP设计商如何抓住这一商机,使我国IP产业得以迅速发展,从而拉动了我国IC设计业,最后提出了可供IP供应商借鉴的一些成功经验. 相似文献
2.
3.
4.
5.
7.
随着IC设计复杂度的不断提高,在SoC中集成的IP核越来越多,基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来,将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构——片上网络(NOC),NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。 相似文献
8.
随着半导体器件和互连线尺寸的不断缩小,越来越多的关键设计指标--性能、抗扰度等,将受到互连线的严重影响。而在SOC设计过程中,最具特色的是IP核利用技术,随着集成的IP核越来越多,基于片上总线的SOC设计技术带来了一些问题。近几年来,将Internet网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构NOC,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。 相似文献
9.
10.
11.
一种适合于SoC集成的UART核的设计实现 总被引:2,自引:2,他引:2
文章主要介绍一个通用异步接收器/发送器(UART)核的设计。按串行通信协议进行设计,具有模块化、兼容性和可配置性,适合于SoC(System—on—a—Chip)应用。仿真结果表明该核满足收发要求,功能正确;在RTL级充分考虑了资源共享,实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。 相似文献
12.
本文提出基于层次平台的SoC系统设计方法Hi-PBD,将SoC系统设计分为系统模型层、虚部件层和实部件层,达到系统设计中功能与结构分离、计算与通信分离的目的.Hi-PBD通过设计规划与虚-实综合完成3个设计层次之间的2次映射.该方法不仅重用3个层次的设计模板,而且重用设计层次间2次映射的结果,提高了重用效率.此外,Hi-PBD方法支持在3个层次修改相应设计模板以增强设计灵活性,采用性能约束传播机制确保最终设计目标满足性能要求.实验表明,Hi-PBD方法可提高SoC系统级设计效率30%-40%,平台模板重用率达到75%-90%. 相似文献
13.
14.
15.
16.
17.
在集成电路芯片设计中采用IP核(Intellectual Property Core)是IC设计进入SoC时代的必然选择,它可以达到提高设计效率、节省人力、满足及时上市的要求.重点阐述了IP的定义、分类、特征,国内外IP产业的发展状况以及IP的设计、验证、集成过程中的技术. 相似文献
18.
芯片设计中的IP技术 总被引:10,自引:1,他引:9
从IP开发和集成两个方面入手,重点阐述了IP的基本特征,IP的设计流程及设计中的关键技术,IP集成的一般考虑及集成的关键技术,IP模块的评估与选择等,并探讨了国内IP技术发展的一些思路。 相似文献