基于Rowhammer 物理不可克隆函数的物理设备测绘框架

网络空间测绘的核心问题是准确识别和动态跟踪设备。然而,随着匿名化技术的发展,设备可以拥有多个IP地址和MAC地址。这使得通过传统的测绘技术将多个虚拟属性映射到同一个物理设备上变得更加困难。该文提出一种基于物理不可克隆函数(PUF)的测绘框架。该框架可以主动检测网络空间中的物理资源,并根据物理指纹构建资源画像来动态跟踪设备。同时,该文提出一种在配备第四代双倍速率(DDR4)内存的个人电脑(PC)上实现基于Rowhammer的动态随机存取存储器物理不可克隆函数(DRAM PUF)的方法。性能评估表明,该方法在PC上提取的Rowhammer PUF的响应是唯一且可靠的,并可以作为设备的唯一物理指纹。实验结果表明,即使目标设备修改了MAC地址、IP地址或重装了操作系统,该文提出的框架仍然可以通过构建一个用于设备匹配的物理指纹数据库,对目标设备进行准确的标识。     

基于气敏传感器的高稳态物理不可克隆函数发生器

物联网(IoT)作为战略性新兴产业已经上升为国家发展重点,但在实际应用中也面临各种安全威胁。确保资源受限物联网系统数据传输、处理和存储的安全已成为研究热点。该文通过对物理不可克隆函数(PUF)和传感器制备工艺偏差的研究,提出一种基于气敏传感器的高稳态物理不可克隆函数发生器设计方案。该方案首先采用静电喷雾沉积(ESD)方式生成具有高比表面积特性的纳米材料,结合高温煅烧技术制备Pd-SnO₂气敏传感器;其次采集Pd-SnO₂气敏传感器在不同气体浓度、环境温度、加热电压条件下对甲醛气体的响应数据;然后利用随机阻值多位平衡算法比较不同簇气敏传感器响应的阻值,进而产生多位高稳态PUF数据;最后对所设计PUF发生器的安全性和可靠性进行评估。实验结果表明,该PUF发生器的随机性为97.03%、可靠性为97.85%、唯一性为49.04%,可广泛应用于物联网安全领域。     

基于气敏传感器的高稳态物理不可克隆函数发生器

物联网(IoT)作为战略性新兴产业已经上升为国家发展重点,但在实际应用中也面临各种安全威胁.确保资源受限物联网系统数据传输、处理和存储的安全已成为研究热点.该文通过对物理不可克隆函数(PUF)和传感器制备工艺偏差的研究,提出一种基于气敏传感器的高稳态物理不可克隆函数发生器设计方案.该方案首先采用静电喷雾沉积(ESD)方式生成具有高比表面积特性的纳米材料,结合高温煅烧技术制备Pd-SnO2气敏传感器;其次采集Pd-SnO2气敏传感器在不同气体浓度、环境温度、加热电压条件下对甲醛气体的响应数据;然后利用随机阻值多位平衡算法比较不同簇气敏传感器响应的阻值,进而产生多位高稳态PUF数据;最后对所设计PUF发生器的安全性和可靠性进行评估.实验结果表明,该PUF发生器的随机性为97.03％、可靠性为97.85％、唯一性为49.04％,可广泛应用于物联网安全领域.     

基于物理不可克隆函数的加密通信系统

当前物联网设备数量快速增长,与此同时物联网设备易被入侵和系统密码易被破解等安全问题日益严重,针对此问题,提出了一种适用于物联网设备的基于物理不可克隆函数的加密通信系统? 本系统通过物理不可克隆函数(PUF)产生加密密钥,随后利用对称加密算法SM4对通信数据进行加密,进而实现物联网设备数据的加密通信,调试结果表明:本系统设计的 PUF平均片内、外海明距离分别为1.13％和43.3％,可以稳定有效地完成物联网设备的加密通信任务。     

基于信号传输理论的Glitch物理不可克隆函数电路设计

通过对信号传输理论、竞争-冒险现象和物理不可克隆函数(Physical Unclonable Functions, PUF)电路的研究,论文提出一种基于信号传输理论的毛刺型物理不可克隆函数电路(Glitch Physical Unclonable Functions, Glitch-PUF)方案。该方案首先根据偏差延迟的信号传输理论,推导出获得稳定毛刺输出的电路级数;然后利用组合逻辑电路的传播延迟差异,结合1冒险和0冒险获得具有毛刺的输出波形,采用多级延迟采样电路实现Glitch-PUF的输出响应。由于毛刺信号具有显著的非线性特性,将其应用于PUF电路可有效解决模型攻击等问题。最后在TSMC 65 nm CMOS工艺下,设计128位数据输出的电路结构,Monte Carlo仿真结果表明Glitch-PUF电路具有良好的随机性。     

片上SRAM物理不可克隆函数特性优化设计

业内常用静态随机存储器（SRAM）物理不可克隆函数（PUF）通过片上SRAM上电初始状态的固有物理特性生成系统安全密钥。但在系统不能充分掉电的情况下,片上集成SRAM上电后保持了上次掉电前的状态,无法生成固有的物理特性密钥。提出了一种在系统不能充分掉电情况下的电源控制电路,确保SRAM单元充分掉电,从而保证片上SRAM上电初始状态的物理特性。     

采用RDF的硅物理不可克隆函数设计与评估

利用65 nm CMOS制造工艺下的随机掺杂涨落(RDF)模型,建立起随机路径延时模型,通过修改台积电(TSMC) 65 nm低k电介质工艺器件模型库参数,完成了仲裁器型PUF电路的设计和评估.实验在Synopsys Hspice C-2010模拟设计平台上完成,测量了PUF电路的片间差异和片内差异参数,评估了128位PUF电路的性能.与实测电路参数的对比结果证明了该方法的有效性.     

基于环形振荡器的物理不可克隆函数的设计与验证

为了验证物理不可克隆函数(Physical Unclonable Function, PUF)的有效性,试验必须针对大量芯片的微延迟特性进行建模。尽管仿真的方式能够提供近似的结果,但通过片上试验能获得更加精确的结果。借助FPGA工具制造硬宏,在多块同型号FPGA上分析了基于环形振荡器(Ring Oscillator, RO)的物理不可克隆函数。其核心步骤是通过对相邻RO的振荡频率计数后相互比较,得到1024比特长度的响应输出。在多次试验测试后,得到了片内和片间汉明距,并作为PUF性能的指标参数——唯一性、可靠性。结果表明,常温下的平均唯一性为48.01%,平均可靠性为1.75%。     

一种低成本物理不可克隆函数结构的设计实现及其RFID应用

物理不可克隆函数（PUF：Physical Unclonable Function）是一种新型的加密组件,具有防伪、不可克隆及不可预测等特性。本文提出了一种新型的低成本PUF,与传统PUF相比更适用于无线射频识别（Radio Frequency Iden-tification,RFID）系统。该PUF结构主要由上电密钥生成器和混合函数两部分构成。上电密钥生成器由比特生成器阵列构成,混合函数则由低成本流加密算法构成,其作用是隐藏密钥生成器,以提高安全性。此外,本文还提出了择多模块和多寻认证协议来改善PUF响应及其在RFID系统中的稳定性。实验表明,该PUF的硬件成本低并且具有很好的稳定性,非常适用于RFID系统等资源受限的应用场合。     

利用震荡环频率特性提取多位可靠信息熵的物理不可克隆函数研究

针对传统物理不可克隆函数(PUF)产生信息熵少、易受环境因素干扰等问题,该文设计一种产生多位稳定信息熵的PUF方案。该方案通过对FPGA上环形震荡器所产生频率数据的分析,从每个震荡环中提取能够代表震荡环特性的特征位作为信息熵。通过对逆变器温度特性的研究,利用电流饥饿逆变器和常规逆变器组成新的震荡环来降低温度对产生的信息熵的可靠性的影响。通过Cadence IC仿真和进行赛灵思zynq 7000系列FPGA开发平台上的实验,结果表明改进的PUF结构使用相同数量的震荡环产生更多的信息熵,并且其可靠性、唯一性均得到提升。

     

基于隧穿磁阻磁强计的软物理不可克隆函数设计

隧穿磁阻(TMR)传感器相比于其他类型磁阻传感器功耗更低、灵敏度更高、可靠性更好,在军事和民用等领域有着广阔的应用前景。该文针对TMR传感器的微弱信号检测和安全防护等问题,提出一种高精度TMR传感器读取专用集成电路(ASIC)和提取传感器物理不可克隆函数(PUF)特性的设计方案。该方案通过设计前端低噪声仪表放大器和高精度模数转换器,并结合斩波技术和纹波抑制技术,实现高精度信号读取和模数转换;利用具备数字输出功能的TMR磁强计比较不同传感器零位偏差,采用多位随机平衡算法完成TMR磁强计的软PUF设计,可产生128 bit PUF响应。TMR传感器读取ASIC利用上海华虹0.35 μm CMOS工艺完成流片,并测试磁强计功能和TMR-PUF性能。实验结果表明,在5V电源电压下,TMR磁强计系统功耗约10 mW,噪底可达–140 dBV,3次谐波失真–107 dB;TMR-PUF的唯一性达到47.8%,稳定性为97.85%,与相关文献比较性能优异。     

一种基于动态环形振荡器物理不可克隆函数统计模型的频率排序算法

针对现有环形振荡器物理不可克隆函数(ROPUF)设计存在的可靠性和唯一性不高,导致在应用时安全性较差的问题,该文提出面向ROPUF的统计模型,定量分析了可靠性和唯一性的影响因素,发现增大延迟差能够提高可靠性,减小环形振荡器(RO)单元间的工艺差异可以提高唯一性。根据该模型结论,设计了基于mesh拓扑结构的动态RO单元,结合RO阵列频率分布特性,设计了一种新的频率排序算法,以增大延迟差和减小RO单元的工艺差异,从而提高ROPUF的可靠性和唯一性。结果表明,与其他改进设计的ROPUF相比,所提设计的可靠性和唯一性具有显著优势,可达到99.642%和49.1%,且受温度变化的影响最小。安全性分析证明,该文的设计具有很强的抗建模攻击能力。

     

FPGA-based Physical Unclonable Functions: A comprehensive overview of theory and architectures

Physically Unclonable Functions (PUFs) are a promising technology and have been proposed as central building blocks in many cryptographic protocols and security architectures. Among other uses, PUFs enable chip identifier/authentication, secret key generation/storage, seed for a random number generator and Intellectual Property (IP) protection. Field Programmable Gate Arrays (FPGAs) are re-configurable hardware systems which have emerged as an interesting trade-off between the versatility of standard microprocessors and the efficiency of Application Specific Integrated Circuits (ASICs). In FPGA devices, PUFs may be instantiated directly from FPGA fabric components in order to exploit the propagation delay differences of signals caused by manufacturing process variations. PUF technology can protect the individual FPGA IP cores with less overhead. In this article, we first provide an extensive survey on the current state-of-the-art of FPGA based PUFs. Then, we provide a detailed performance evaluation result for several FPGA based PUF designs and their comparisons. Subsequently, we briefly report on some of the known attacks on FPGA based PUFs and the corresponding countermeasures. Finally, we conclude with a brief overview of the FPGA based PUF application scenarios and future research directions.     

基于SRAM物理不可克隆函数的高效真随机种子发生器设计

该文设计了一种基于SRAM物理不可克隆函数(PUFs)的高效真随机种子发生器。通过将不提供熵值的稳定节点和提供低熵值的噪声节点筛除,只选用能够提供较高熵值的噪声节点来生成满熵种子,大幅降低需要处理的数据量,提高节点数据的处理效率。通过测试SRAM PUFs内部噪声节点的振荡特性,提出筛选出SRAM PUFs内部高熵值的噪声节点的最佳策略,最终基于此策略设计出真随机种子发生器。该设计可以产生128~256 bit长度的满熵的种子且处理的节点数据量只有当前方法的0.5%~4%。生成的种子满足NIST架构的随机数生成器要求,产生的伪随机数全部通过了随机数检测。与现有设计相比,该文提出的真随机种子发生器是一种高效的、适用范围较广的设计。     

基于人工神经网络特征向量提取的FF-APUF攻击方法

为评估物理不可克隆函数(PUF)的安全性,需针对不同的PUF结构设计相应的攻击方法.该文通过对强PUF电路结构和工作机理的研究,利用人工神经网络(ANN)提出一种针对触发器-仲裁器物理不可克隆函数(FF-APUF)的有效攻击方法.首先,根据FF-APUF电路结构,利用多维数组构建电路延时模型;然后,对FF-APUF的二...     

利用多路选择器熵源的高移植性轻量级物理不可克隆函数研究

SR锁存器物理不可克隆函数 (Physical Unclonable Function, PUF) 是基于 FPGA 实现的最流行加密应用,在轻量级物联网设备中拥有广阔的市场。为了实现对称无偏SR锁存PUF,研究人员提出了不同的实现方法,这些方法增加了面积消耗。该文提出一种新型的基于MUX单元的延迟门来构成M_SR PUF单元,并将稳定状态下SR锁存器的输出提取作为PUF的响应。为了验证所提出的 M_SR PUF,该文在 Xilinx Virtex-6,Virtex-7 和 Kintex-7 3个系列的 FPGA 上进行了实现。值得一提的是,对称布局通过“硬宏”实现相对简单,保证了PUF更好的性能。实验结果表明,所提出的M_SR PUF可以在超宽范围的环境变化(温度：0°C～80°C;电压：0.8～1.2 V)下稳定工作,平均唯一性为50.125%。此外,所提出的 M_SR PUF 单元具有低开销的特点,仅消耗 4个 MUX 和 2个 DFF,并产生适合硬件安全应用的高熵响应。     

基于ZnO忆阻器的高鲁棒性毛刺型物理不可克隆函数设计

物理不可克隆函数(PUF)作为硬件安全原语,广泛应用于众多领域。针对传统硅基类PUF电路可靠性差和易受建模攻击等问题,该文提出一种基于忆阻器的“毛刺”型物理不可克隆函数电路(Glitch-PUF)。该方案首先利用忆阻器的非易失性和阻变效应,实现二值逻辑完备集;然后,利用完备集和竞争冒险现象设计忆阻毛刺产生模块,通过选通信号控制流经忆阻交叉阵列路径的延时大小,改变“毛刺”宽度获得稳定“毛刺”输出;最后,利用忆阻器的存算一体特性和施密特回滞效应设计忆阻采样模块,并测试Glitch-PUF性能。实验结果表明,所设计的Glitch-PUF电路相比文献,抗攻击性提高4.9%～14.3%,随机性达到98.2%,误码率(BER)为0.08%,具有优异的鲁棒性和稳定性。