一种FFT处理器的地址生成算法

通过对8点基2按时间抽取-快速傅里叶变换(DIT-FFT)、按频率抽取-快速傅里叶变换DIF-FFT流图的分析,总结出连续参加蝶形单元运算结点数据和旋转因子的地址产生规律.提出一种基2 FFT处理器中结点数据地址和旋转因子地址快速生成算法.该算法只需通过对几个相关寄存器进行移位操作,即可快速生成蝶形运算单元结点数据和旋转因子的地址.     

FPGA实现高速加窗复数FFT处理器的研究

研究采用FPGA设计高速专用FFT处理器的实现方法，使处理器能对复数数据顺序进行加窗、FFT及模平方运算．本设计具有4个特点：设计实现了只用一个运算单元进行以上3种运算的方案，有效地节省了逻辑资源；采用流水方式提高了系统的处理速度，使通信、计算、存储等操作协调一致；采用块浮点算法使系统兼有定点运算速度高与浮点运算精度高的特点；采用TMS存储模式，降低了对外围电路的速度要求．该设计方法可以广泛应用于高速数字信号处理领域．     

基-4FFT处理器的优化设计与应用

快速傅里叶变换(fast Fourier transform, FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1 024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。该处理器采用现场可编程逻辑门阵列(field programmable gate array, FPGA)进行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1 024点运算,通过光电容积脉搏波检测应用验证了其正确性。     

利用FFT实现图像的快速高质量旋转变换

提出了一种快速高质量的图像旋转方法，即使用快速傅里叶变换来实现图像的旋转．该方法将旋转分成三步来实现，每一步使用一维的FFT变换对图像进行重采样来实现，将图像旋转中几何位置变换和灰度插值合二为一，不需要另外的插值运算．理论分析和实验结果表明，与以往的算法相比，本算法具有较低计算复杂废和较好的保真度。     

提高FFT运算速度的几项措施

根据DEF运算的线性特性、数字计算机的结构、汇编语言的特点,提出了几项能进一步提高FFT运算速度的措施,可以以定点运算的速度达到了浮点运算的精度.该几项措施已经运用在ZZ-1旋转机械故障分析仪的功率谱运算之中.实践证明,提高FFT运算速度的效果是十分明显的.     

用FPGA实现FFT的一种方法

文章提出了一种用FPGA实现FFT的方法,该方法与传统的FFT实现方法相比,既可以提高整个FFT处理的速度,又可以节约很多FPGA资源。     

基于DSP的实数序列FFT算法探讨

傅里叶变换是数字信号处理中最基本的信号分析手段.对于实际应用中的实数序列,本文给出了FFT变换的基本理论和蝶形结流程图参数,分析了DSP汇编语言实现的步骤和关键指令.理论分析和实验验证的综合改革教学,在取得更好的教学效果的同时,培养了学生的工程实践和创新能力.     

基于DSP的实数序列FFT算法探讨

傅里叶变换是数字信号处理中最基本的信号分析手段。对于实际应用中的实数序列,本文给出了FFT变换的基本理论和蝶形结流程图参数,分析了DSP汇编语言实现的步骤和关键指令。理论分析和实验验证的综合改革教学,在取得更好的教学效果的同时,培养了学生的工程实践和创新能力。     

局部流水FFT处理器地址产生和系数存储负载的设计

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构。针对局部流水 FFT处理器,主要推导了基于基16 FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析。为有效解决局部流水结构 FFT处理器的数据流控制问题提供参考。     

基于分级存储并行运算的FFT处理器设计

研究了一种基于分级存储并行运算的改进快速傅里叶变换(FFT)处理器算法,通过减少对RAM存储器的读写次数降低功耗,采用并行运算方法减少数据处理时间.基于该算法以及改进的基-4蝶形单元设计了一款4096点FFT处理器.该处理器采用SMIC 0.18μm CMOS工艺设计实现,芯片核面积为9mm2,在slow工艺角条件下,版图后仿真最高时钟频率为192.3MHz,功耗为422mW@100MHz,最小处理时间为67.92μs.     

实时可重配置FFT处理器的ASIC设计

设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.     

大规模网络中基于FFT的呼叫阻塞率的快速算法

在大规模网络条件下,Kaufman提出的一维递推快速呼叫阻塞率（CBP）算法由于其呼叫阻塞率的计算将导致系统计算溢出,改进的Kaufman方案虽然消除了计算溢出,但是其计算时间随网络规模的变大呈指数增长．有鉴于此,文中提出了一种基于快速傅立叶变换（FFT）方法和计算溢出避免预处理机制的呼叫阻塞率快速计算方法．仿真结果表明,该算法消除了计算溢出且降低了计算复杂度,具有计算简单、无误差、速度快的优点．     

减少基4FFT算法运算量的措施

推导出计算正序输入ＤＩＦ基４Ｓａｎｄｅ—ＴｕｋｅｅＦＦＴ算法旋转因子指数公因子ｐ的一种简单方法．给出大幅度减少该算法处理程序运算量的几项有效措施．     

基于FFT变换的快速信道估计算法

联合检测作为TD-SCDMA的关键技术之一,它的实现依赖于对无线信道响应的快速而准确的估计。传统方法的信道估计都需要进行计算量很大的矩阵求逆运算,不能满足实时快速的要求。提出了2种使用FFT（fast Fourier transform）变换的快速信道估计算法,简化了计算量,仿真结果表明,联合检测性能并未受到不利影响。     

基于多核架构适用于LTE标准的FFT算法研究与实现

基于多核架构提出了一种适用于长期演进技术(LTE)下行链路128～2048/1536点快速傅里叶变换(FFT)计算的算法,并进行了仿真.利用多核结构将FFT算法进行并行划分,采用流水线并行和数据并行的结构,减少运行时间.同时将该算法基于一块使用TSMC 65nm工艺制成的多核芯片上实现,在750MHz的工作频率下,计算128～2048/1536点FFT的芯片实测功耗为282～366mW,能量效率为每点35.4～84.33nJ.与其他设计相比,运行速度最多能提高近6倍,计算大点数FFT时,能量效率可提高约20%.     

一种高性能FFT蝶形运算单元的设计

基于TSMC 0.18 μm CMOS工艺标准单元库,设计了一种高性能快速傅立叶变换蝶形运算单元.蝶形运算是快速傅立叶变换的核心,单元采用时间抽取的快速傅立叶变换基2算法、并行全流水结构,对IEEE 754单精度浮点数构成的复数进行处理,并可在同一个快速傅立叶变换处理器中并行扩展使用.逻辑综合与版图综合后的报告显示单元的核面积为1.96 mm2.仿真结果表明,单元能够稳定运行在200 MHz时钟下,输出数据误差小,使用一个该单元的快速傅立叶变换处理器完成1 024点数据运算需时27.6 μs,其速度、精度及面积完全达到了设计指标.     

快速傅里叶变换的误差分析

分析了按时间抽取(DIT)基-2快速傅里叶变换(FFT)的误差,数据格式为二进制补码.给出了蝶形运算误差分析模型,利用FFT信号流图的特点,针对截断、舍入和收敛舍入3种量化方法,得到了准确的定点和块浮点两种FFT算法的均方误差上下限.最后给出了噪信比结果,并用Matlab对其进行了仿真,结果表明,块浮点FFT算法优于定点FFT算法,舍入和收敛舍入量化方法优于截断量化方法.