低相位噪声微波频率合成器的研究

本文讨论了在采用等效微波单环的情况下,如何实现低相位噪声的理论及具休措施。实施方案采用了窄带VCXO环、低噪声倍频源,微波宽带晶体管机械调谐VCO和ECL程序分频器,实现了C波段上两种方案的锁相与频率合成。本文还结合电路实际,提供了一种使相噪最佳的办法,并明确给出了各主要部分对合成器总噪声贡献的综合性曲线,使合成器的相位噪声指标与理论值趋于一致,并达到国内先进水平     

一种低相位噪声的微波频率合成器

本文介绍一种结构紧凑、价格便宜、最主要的是具有低相位噪声的微波频率合成器。它适用于那些对偏离载波近端的相位噪声抑制要求较高的卫星通信系统。这种频率合成器采用了双环路分频式频率合成的方案。     

锁相环频率合成器相位噪声分析

频率合成器的相位噪声直接影响动目标雷达的改善因子。本文着重对锁相环频率合成器的相位噪声进行了较全面的分析，并对其中各组成部件的相位噪声也做了分析，分析的结果与实际测量结果基本吻合。文中最后提出了改善ＰＬＬ频率合成器相位噪声的办法。     

直接式频率合成器相位噪声限制因素

频率合成器被称为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大,随着现代雷达技术的不断发展,对频率合成器的低相位噪声提出了较高的要求。文中简单介绍了频率合成器相位噪声的基本概念,基于频率合成器的基本实现方法,阐述了直接式频率合成器相位噪声的限制因素。并通过实践论证了这些限制因素对相位噪声的影响程度,以及介绍了未来频率合成器的发展方向,对低相位噪声频率合成器的工程设计和生产调试具有一定的指导意义。     

一种超低相位噪声宽带频率合成器的设计

基于对双环频率预置技术和谐波混频技术的理论分析,将混频锁相合成方式与高次倍频合成方式相结合,采用鉴相极性可变的非常规设计,提出一种宽带小步进超低相位噪声频率合成器的低成本实现方案,并对合成器的相位噪声和杂散抑制指标进行了理论分析。试验证明,在8 GHz输出频率下,方案实现了低于-132 d Bc/Hz@10 k Hz的相位噪声和70 d B以上的杂散抑制性能。对宽带超低相位噪声频率合成器的设计具有借鉴意义。     

频率合成器的相位噪声分析

频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义.     

超低相位噪声快速宽带频率合成器的研究

本文介绍了一种快速、高分辨力、低相、低杂散的频率合成器方案,该方案采用DDS＋PLL合成方法，通过大幅度降低环路内的分频比来改善相位噪声指标，同时采用加动态预制电压的方法来提高环路转换时间。实践证明该方案是成功的，达到的主要技术指标为：相位噪声≤-112dBc/Hz @ 10kHz,杂散≤-70dBc，步进间隔10Hz，转换速度＜100μs。     

锁相式雷达频率合成器的相位噪声分析

本文详细分析混频锁相式雷达频率合成器的各组成部分的相位噪声情况,从中得出了各环节的相位噪声对输出相位噪声的影响,并给出了系统输出的总相位噪声表达式.     

频率合成器环路中的相位噪声及其消除方法

对频率合成器的要求是体积小、稳定性和可靠性强。体积小则要求提高相应的电源频率,这就必须提高频率产生环节的时钟电路的稳定性。文中阐述了频率合成器的组成及工作原理,通过分析相位噪声及环路噪声出现的原因,给出了如何消除噪声的方法。     

锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.     

一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

一种具有相位噪声跟踪补偿的全数字锁相环频率合成器

为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性,本文提出了一种新的基于全数字锁相环的频率合成器。它采用了一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器,从而显著降低了硬件复杂性。同时结构中采用的非线性相位和频率判决电路能够很好地实现噪声跟踪和快速的相位/频率捕获,数控振荡器能够获得高的频率分辨率(大约6kHz)和大的线性频率调谐范围。通过采用90nm CMOS工艺制造的ADPLL实验结果表明,本文所提出的基于全数字锁相环的频率合成器能够实现从100kHz到6MHz的可控环路带宽和相当好的带内相位噪声跟踪性能。     

锁相频率合成器相位噪声的精确估计与仿真

实现对相位噪声的精确估计必须考虑环路中电阻噪声的影响.从建立并分析电阻噪声模型出发,设计了两种都能满足基本技术指标的环路滤波器.用仿真手段对这两种不同的环路滤波器进行了仿真,清楚地表明了电阻对相位噪声的影响.最后的实验结果证明了这种估计方法的精确性.     

选择低相位噪声频率合成器的最佳带宽

从分析频率合成器的相位噪声入手，研究并给出了线性近似条件下，低相位噪声频率合成器的最佳环路带宽的选择方法，并用Ｖｉｓｕａｌ　Ｃ＋＋开发软件进行计算机辅助分析和验证。     

CMOS低相位噪声频率合成器设计

基于工业自动化无线网络的需求,设计了一款低相位噪声小数分频频率合成器。频率合成器通过采用一个1.4~2.2GHz超低压控灵敏度压控振荡器和可调同相/正交分频器,能够实现在220~1 100 MHz范围内产生同相/正交信号。此外,还采用了相位开关预分频器用于降低锁相环相位噪声,自校准充电荷泵用于抑制过冲,相位频率检波器用于缩短稳定时间。频率合成器采用TSMC 0.18μm CMOS工艺制造,芯片面积1.2mm2,供电电压1.8V,功耗仅为15mW。在200kHz环路带宽内,测得的最小相位噪声在10kHz和1 MHz频偏时分别为-106dBc/Hz和-131dBc/Hz,能够在13.2μs内达到稳定。     

直接数字频率合成器的相位噪声分析

验证了振幅调制和相位调制是2种等价的时钟噪声模型.基于相位正弦调制(晶振输出)的抖动模型,对直接数字频率合成器的谱函数进行了研究,推导出载频杂散比的精确计算表达式.受Bessel函数衰减的影响,通过忽略高阶杂散的能量,可以得出较简单的信噪比计算方法,同时指出提高数据恢复的采样率町显著的改善输出信噪比.仿真结果验证了载频杂散比和信噪比算法的有效性.     

微波取样锁相频率合成器的设计

阐述了微波接收机中的相位噪声概念及本振源频率不稳定度的实际测量参数,并简要介绍了频率合成技术和锁相环路工作原理.针对卫星电视接收机中微波高稳定本振源的要求,重点研究了取样锁相频率合成器电路的优化设计及性能.     

频率合成器的相位噪声分析

频率合成器广泛应用于现代各种电子设备中,甚至被人们喻为众多电子系统的"心脏"。其性能好坏直接影响通信设备的性能,尤其是影响接收机的灵敏度和选择性。对频率合成器相位噪声的概念进行了简单的阐述。从锁相环的分析模型出发,介绍相位噪声的特性,分析了影响相位噪声的各种主要因素,并提出了提高频率合成器相位噪声性能的一些基本方法。通过实例介绍了环路滤波器参数的选择与计算。     

锁相频率合成中的相位噪声及其优化

本文讨论了锁相频率合成的基本原理对锁相额率台威器中的相位噪声进行了分析并提出了对相位噪声进行优化的措施。