超低压差CMOS 线性稳压器的设计y

摘要: 设计出一种输出电流为300 mA 且具有微功耗超低压差低噪声性能的单片CMOS 线性稳压器, 对其电路结构 及工作原理进行了分析并给出各子电路模块的设计。该稳压器具有过流过热保护, 工作电压范围为2?? 5 V~ 6 V。 基于现代公司的0??6 ??m CMOS 工艺模型, Hspice 模拟结果表明其输入输出压差的典型值分别为0?? 4 mV @ 1 mA 和 120 mV @ 300 mA, 静态电流的典型值为90 ??A。     

CMOS单片集成超低压差线性稳压器设计

设计了一种具有过热保护、限流保护、快速启动等特性的CMOS单片集成超低压差线性稳压器,对其电路结构及其工作原理进行了分析,给出了主要子模块电路的设计方案,提出了设计方法和设计中所需考虑的问题.该稳压芯片,输入电压范围为2.5～6V,输入输出压差的典型值为0.4 mV@1 mA和52 mV@150 mA,电压调整率典型值为0.012 6%/V,负载调整率典型值为0.000 12%,静态电流的典型值为85 μA.     

CMOS单片LDO线性稳压器的设计

设计出一种低压差线性稳压器，并对其结构的工作原理进行了分析，重点讨论了各个关键电路模块的设计，Hspice模拟结果验证了设计的正确性。     

一种低压差CMOS线性稳压器的设计

设计了一种输入电压范围为1.9~5 V,输出电压为1.8 V的LDO。采用零点-极点追踪频率补偿方案,补偿结构简单,可动态补偿输出极点;利用PMOS管与NMOS管阈值电压相互补偿的特性,设计了基准电压源,具有结构简单、版图面积小等优点。基于GSMC 0.18 μm CMOS工艺,采用Spectre软件对电路进行仿真。仿真结果表明,电路的带宽为4 MHz,低频段时电源抑制比达到125 dB,静态电流只有80 μA。     

从超低压差线性稳压器MIC5330

MIC5330是MICREL公司推出的一种双输出，超低压差线性稳压器。该稳压器主要特点，输入电压范围2.3-5.5V；超低压差，在300mA输出时，压差典型值为75mA，高的电源电压变动抑制率，在1kHz时大于70dB；超低噪声输出，典型值为30μVRNS;极好的负载，电压瞬态响应。     

一种超低静态电流LDO线性稳压器的设计

为了延长便携式、可穿戴医疗设备的待机时间,设计了一种具有超低静态电流的低压差(LDO)线性稳压器。采用误差放大器与基准电路相结合的结构,在降低静态电流的同时减小芯片面积;其次,利用负载检测模块,降低了空载及轻载时过温保护和过流保护等模块的静态电流。采用自适应偏置电流技术来动态调整稳压环路各支路的工作电流以及零点频率补偿方式,解决了静态功耗与瞬态响应和环路带宽间的矛盾。该LDO线性稳压器采用0.35μm CMOS工艺进行流片加工,测试结果表明,该LDO线性稳压器静态电流为700 nA,最大负载电流为150 mA,轻载与满载跳变时上过冲电压为63 mV,下过冲电压为55 mV。     

从低压差走向超低压差

压差VDO指的是线性稳压器的输入电压Vin与输出电压Vout的差值,即VDO=Vin-Vout。要保证线性稳压器的稳压性能需要有一个最低压差,若压差低于最低压差时,稳压器的稳压性能就不符合要求。图1是一个线性稳压器的结构框图。输出电压Vout经R1、R2组成的分压器反馈到控制电路,经控制电     

超低压差线性稳压器LTC3025

<正> LTC3025是一种微功耗、超低压差(VLDO)、低工作电压的线性稳压器。其主要特点:宽的输入电压(0 9V 到5.5V);输出仅需1μF多层陶瓷电容;很低的压差(在300mA 输出时仅为45mV);输出电压可设定(从0.4V 到3.6V);在工作温度范围及输出电流范围内输出电压精度为±2%;噪声电压低(在10Hz 到100kHz 范围为80 μV_(RMS));偏置电压范围2.5V 到5.5V);有关闭控制,在关闭状态     

低压差线性稳压器

MAX6469～MAX6484系列是一种低压差线性稳压器，不同的型号在功能上有些差别。     

AS1364：1A超低压差稳压器

奥地利微电子发布一款可在超低压差下提供1A驱动电流的稳压器AS1364,扩展了其低压差稳压器（LDO）系列。     

一种BiCMOS低压差线性稳压器的设计

设计了一种低压差线性稳压器,对其结构原理进行了分析,并用0．6μmBiCMOS工艺进行模拟验证。Hspice模拟结果表明在输出负载电流为150mA,温度为25℃,输入电压为4．3V时压差为120mV,输出噪声74．2pVRMs,静态电流只有15．43pA,而待机工作模式静态电流小于0．04pA。体现其具有低功耗、低噪声的优点,且该稳压器可工作在3．45～10V电源电压范围,并有过温保护和限流保护功能。     

一种高稳定性高精度低压差线性稳压器的分析与设计

提出了LDO,其基于缓慢滚降式频率补偿方法,通过在电路中引入三个极零对(极零对的产生没有增加静态功耗),不仅克服了常规LDO不能使用低等效串联电阻、低成本陶瓷输出电容的缺点,而且确保了系统在整个负载和输入电压变化范围内稳定工作.由于LDO通常给高性能模拟电路供电,因此其输出电压精度至关重要;而该补偿方法能满足高环路增益、高单位增益带宽的设计要求,从而大幅提高LDO的精度.该LDO基于0.5μm CMOS工艺实现.后仿结果表明,即使在低压满负载条件下,其开环DC增益仍高于70dB,满载时单位增益带宽可达3MHz,线性调整率和负载调整率分别为27μV/V和3.78μV/mA,过冲和欠冲电压均小于30mV,负载电流为150mA时的漏失电压(dropout电压)仅为120mV.     

一种高稳定性高精度低压差线性稳压器的分析与设计

提出了LDO,其基于缓慢滚降式频率补偿方法,通过在电路中引入三个极零对（极零对的产生没有增加静态功耗）,不仅克服了常规LDO不能使用低等效串联电阻、低成本陶瓷输出电容的缺点,而且确保了系统在整个负载和输入电压变化范围内稳定工作。由于LDO通常给高性能模拟电路供电,因此其输出电压精度至关重要； 而该补偿方法能满足高环路增益、高单位增益带宽的设计要求,从而大幅提高LDO的精度，该LDO基于0.5μm CMOS工艺实现，后仿结果表明,即使在低压满负载条件下,其开环DC增益仍高于70dB,满载时单位增益带宽可达3MHz,线性调整率和负载调整率分别为27μV/V和3.78μV/mA,过冲和欠冲电压均小于30mV,负载电流为150mA时的漏失电压（dropout电压）仅为120mV。     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

超低压差单片CMOS电压调整器的设计

设计并实现了一种最大输出电流为500mA的超低压差的单片CMOS电压调整器,对其电路结构及工作原理进行了分析并给出各子电路模块的设计.提出了一种新的内置频率补偿技术,可实现外接低ESR(串联等效电阻)的输出电容,极大地降低成本和改善瞬态响应,实现了精确的过流保护.采用Vanguard 0.5μm CMOS混合信号工艺进行流片验证,测试结果表明输出压差的典型值为100mV,工作电压范围2.5～7v,电流从10mA到500mA跳变时瞬态最大过冲电压为50mV,转换时间小于1μs.     

面向片上系统的无片外电容CMOS低压差稳压器

提出了一种面向片上系统、不依赖片外电容的CMOS低压差稳压器.通过采用片上极点分离技术和片上零极点抵消技术,保证了没有片外电容情况下低压差稳压器的稳定性.芯片通过华润上华0.5/μm CMOS工艺进行了流片.芯片核心区域(不包括焊盘)尺寸为600μm×480μm.输入电压变化造成的输出电压变化偏差在±0.21%以内.静态电流为39.8μA.10kHz处的电源抑制比为-34dB.100Hz和100kHz处的输出噪声电流谱密度分别为1.65和0.89μV/√Hz.     

超低压差线性稳压器的带隙基准电路设计

设计了一种采用电流反馈及电阻分压技术,输出可调的,用于单片集成超低压差的CMOS线性稳压器的高性能带隙基准电压电路.它可产生1～1.2217V多个电压基准;当温度从-40～125℃变化时,温度系数为23×10-6/K;具有较高的电源抑制比(PSRR),其值为78dB.输入电压在2.5～6V变化时,基准电压的变化范围为1.221685±0.055mV,该电路还可为其它电路模块提供PTAT电流.     

面向片上系统的无片外电容CMOS低压差稳压器

提出了一种面向片上系统、不依赖片外电容的CMOS低压差稳压器.通过采用片上极点分离技术和片上零极点抵消技术,保证了没有片外电容情况下低压差稳压器的稳定性.芯片通过华润上华0.5/μm CMOS工艺进行了流片.芯片核心区域(不包括焊盘)尺寸为600μm×480μm.输入电压变化造成的输出电压变化偏差在±0.21%以内.静态电流为39.8μA.10kHz处的电源抑制比为-34dB.100Hz和100kHz处的输出噪声电流谱密度分别为1.65和0.89μV/√Hz.