FPGA设计中毛刺问题的研究

毛刺现象在FPGA设计中非常普遍，而毛刺的出现往往导致系统结果的错误。本文从FPGA的原理结构的角度深入探讨了毛刺产生的原因及产生的条件，总结了多种不同的解决方法，并结合具体的应用对解决方案进行深入地分析。     

FPGA设计方法

在数字产品开发中,使用FPGA可以缩短产品开发周期,使产品及早占领市场。为此,文章总结了几种常用的FPGA设计方法。实际运用表明,这些方法有效可行。     

FPGA器件的竞争与冒险现象及消除方法

现场可编程门阵列(FPGA)由于其内部构成，容易引起竞争冒险现象，从而使电路工作的稳定性大受影响，电路也容易产生误动作，以致产生意想不到的后果。本文详细介绍了冒险现象的产生，并结合实例介绍了消除竞争冒险现象的各种方法。这些方法主要通过改变设计，破坏毛刺产生的条件来减少毛刺的发生。他能够使FPGA设计中毛刺的出现几率减到最小，大大减少了逻辑错误，加强了电路工作的稳定性，有效地抑制了干扰，使设计也更加优化、合理。     

FPGA中高速计数器的设计

本文通过对计数器结构的分析，讨论了如何充分利用ＦＰＧＡ的硬件资源实现高速计数器的方法。     

基于单片机与FPGA控制的信号模拟器的设计

正我们设计一种多参数、高性能、高精度、便携式的低功耗生物医学信号模拟器,通过操纵模拟器的设置值来模拟人体生理信号的各种波形和数据。本系统采用ARM7-LPC2136作为微处理器实现串口通信电路、键盘显示电路、SD卡存储电路;同时,利用FPGA控制实现DDS电路,根据DDS原理设计波形发生电路,再将波形通过信号调理电路输出;最后,设计出生物医学信号检测电路,包括放大电     

铣板毛刺的产生原因及对策

针对PCB铣板毛刺带来的品质缺陷和人力、物力浪费的状况,通过深入细致的试验分析,找出了产生毛刺的根本原因,并给出了多种解决方法;同时还对各种解决方法进行了详尽的分析,确定出最优解决方案。这套方案实施后,毛刺比例呈大幅下降趋势,扭转了之前毛刺导致的浪费人力、影响生产效率、品质无法保证的被动局面。     

DDS/FPGA在信号产生系统中的应用

充分利用现代最新发展的大规模集成电路技术和数字处理技术，基于DDS芯片AD9857的自身资源特点，使之与FPGA芯片EP20K100E相结合，设计开发了一种信号产生系统，具有操作简单、可编程、信号指标良好等突出优点。     

基于FPGA的DDS信号发生器设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计并实现了一个频率、幅值可调的信号发生器,同时阐述了该信号发生器的工作原理、电路结构及设计思路。经过电路调试,输出波形达到技术要求,证明了该信号发生器的有效性和可靠性。     

基于FPGA的空间电场信号采集系统设计

提出一种基于FPGA的空间电场信号数据采集与处理系统的设计方案,FPGA为主控制器控制A/D采样和同步422发送。X,Y,Z三个方向的空间电场信号经过信号处理和A/D采样,在FPGA片内滤波划分为不同的频段,通过同步422接口发送到后续设备。该系统性能可靠稳定,致力于应用在探空火箭有效载荷——箭载电场仪上,对其他电场信号采集与处理系统也有一定的应用价值。     

基于FPGA的DDS信号发生器的设计

本文介绍了基于FPGA和MCU技术的直接数字合成信号发生器的设计,详细分析了其主要模块的系统结构、软硬件设计和具体实现电路。     

基于FPGA动态信号产生器设计

主要介绍了研制动态5 MHz信号产生器的背景及利用FPGA实现动态5 MHz信号产生器的原理和方法。介绍了所应用的DDS基本原理,说明了信号发生器的内部结构和软件流程。给出了信号产生器关键参数的计算方法。简要介绍了器件选择依据,最后给出了仿真波形。通过试验,验证设计达到了预期目的,充分显示了DDS与FPGA相结合的好处。     

基于FPGA的自动测试设备信号延时误差测量

为满足集成电路自动测试设备（ATE）通道间信号同步的需求,基于FPGA提出了一种ATE激励信号传输延时误差的测量方法。该方法硬件结构简单,充分发挥了FPGA与ATE的特性。实验结果表明,该方法的测量结果与示波器测量结果误差在4%以内,能满足激励信号频率小于200 MHz的测量要求。     

基于FPGA的水声信号采集与存储系统设计

为实现对水声信号的多通道同步采集并存储,提出了一种基于FPGA的多通道信号同步采集、高速大容量实时存储的系统设计方案,并完成系统的软硬件设计。该系统的硬件部分采用模块化设计,通过FPGA丰富的外围接口实现模块间的数据交互,软件部分采用VerilogHDL硬件描述语言进行编程,能够灵活的实现信号的采集及存储。实际应用表明,该设计具有功耗低,可高速实时存储,存储容量大,通用性强,易于扩展升级等特点。     

异步多时钟系统的同步设计技术

对多时钟系统的同步问题进行了讨论,提出了亚稳态的概念及其产生机理和危害;叙述了控制信号和数据通路在多时钟域之间的传递;讨论了控制信号的输出次序对同步技术的不同要求;重点论述了常用的数据通路同步技术--用FIFO实现同步的原理及其实现思路.     

信号到达检测技术的FPGA设计实现

介绍了数字通信中的信号到达检测技术,已在Xilinx FPGA芯片上实现,并且应用于某高速数据传输系统。通过人为加入噪声测试、实际应用环境测试等不同手段测试表明,文中介绍的信号到达检测模块,能够满足系统的虚检概率和漏检概率指标要求。     

基于FPGA的广播节目自动识别系统中信号判别设计

探讨采用相关系数法完成多路广播信号的自动判别选择,以实现广播节目识别系统的设计。系统主要采用现场可编程门阵列(FPGA)来设计提出的判别算法,分析其设计原理,仿真结果表明了判别算法的正确性和合理性。     

基于FPGA的信号发生器

信号发生器在工业测试领域有这非常广泛的应用,传统的信号发生器存在频率不高,稳定性较差等问题。本文使用FPGA实现了产生可控频率的正弦波方波的信号发生器。通过改变时钟可实现对波形频率的选择,通过ROM表实现多种波形的存储,给出了DA转换交放电路,Verilog程序,实验仿真结果,表明本文提出的方法可行,可操控性强,成本低,编程方便,能够产生较高的频率,稳定性大大加强。     

基于FPGA的多用途信号发生器的设计

为了获得适用于光纤传感及光纤通信系统的各种调制及驱动信号,提出了一种基于FPGA的多用途信号发生器的设计方案。以FPGA器件为硬件平台,应用分频技术和DDS技术产生任意中低频信号并能同时输出一种脉冲信号和一种DDS信号及直流信号。脉冲信号的脉冲宽度和重复频率均可键控调节,其最小脉宽可达8 ns,且其脉宽偏差小于0.5 ns,重复频率为0.05 Hz~100 MHz可调;DDS信号的输出频率范围为0.058 2 Hz~100 k Hz,其频率分辨率可达0.058 2 Hz。实验结果表明,该信号发生器产生的各种信号稳定性好、精度高且适用于多种场合。     

基于FPGA的m序列信号发生器设计

m序列是一种伪随机序列CPN码）,广泛用于数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域。基于FPGA与Verilog硬件描述语言设计并实现了一种数据率按步进可调、低数据误码率、反馈多项式为f（x）=1＋x^3＋x^3＋x^4＋x^8的m序列信号发生器。系统时钟为20MHz,m序列信号发生器输出的数据率为20～100kbps,通过2个按键实现20kbps步进可调与系统复位,输出误码率小于1％。