TVS二极管标称参数与静电放电防护能力研究

通过搭建ESD测试系统,测量TVS二极管的ESD防护性能,比较其标称参数与ESD防护性能之间的关系。结果表明,TVS二极管的反向击穿电压在一定程度上能够反映ESD防护能力,反向击穿电压与ESD峰值电流、ESD钳位电压呈线性关系,标称钳位电压略低于实际ESD钳位电压,而其他标称参数与ESD防护能力关联较小。标称参数难以全面反映器件的ESD防护能力。     

工艺参数对低压TVS器件耐压的影响

目前低压瞬间电压抑制(TVS)二极管工艺参数的研究还不够深入.从深p型(DP)基区杂质浓度、杂质注入能量及基区尺寸控制三个方面探究了工艺条件对低击穿电压的影响.当DP注入剂量小于6.0×1014cm-2时,pn结以雪崩击穿为主,耐压大于6V.DP注入能量在50 keY以下与高浓度n+区复合形成的pn结雪崩击穿耐压大于6V;当控制基区尺寸使n+集电区与DP基区的间距大于1.2 μm时击穿电压保持为7V,但是随着n+与DP基区的间距增加,电流导通路径受到挤压变窄,在相同的反向测试电流下,器件耐压略有提升.通过对单向TVS工艺仿真优化,选择了关键工艺参数,并进行了工程实验,制备了兼具低电容和高抗ESD能力的TVS器件,保证了对主器件实施可靠的保护.     

ESD防护仿真技术研究

静电放电（ESD）一直是电子产品的重大威胁,严重的还会造成芯片失效。在设计阶段需对芯片受ESD冲击后的耦合情况进行预测评估,并为芯片设计有效的ESD防护,实现系统级高效ESD设计（SEED）成为发展趋势。文章研究了瞬态抑制二极管（TVS）对静电的响应情况,并将TVS分为回滞型与非回滞型,分别建立了SPICE模型。提出了一种新的ESD发生器电路模型和全波模型,所得电流波形与实测数据吻合较好。两种模型的电流特征值与IEC 61000-4-2:2008要求的偏差较小。为复现完整的系统级ESD测试环境提供了支持,也为探索芯片在系统级ESD测试下的行为模式打下基础。     

ESD7008／MG2040／ESD7104：TVS

安森美半导体推出高速数据线路用瞬态电压抑制器（TVS）。ESD7008、MG2040及ESD7104为高速数据及视频线路提供静电放电保护。     

ESD3V3S1．B：TVS二极管

英飞凌科技推出一系列可用于改善静电防护性能的TVS（瞬态电压抑制）二极管。静电放电（ESD）可能对敏感的消费电子系统造成损害。新±3．3V双向二极管系列拥有行业领先的箝位电压和静电吸收率,可以防止电尖峰脉冲对系统的音频输入端口或触屏接口电路等部位造成冲击。     

一种用于混合电压芯片的新型ESD防护触发电路

为了降低芯片成本,通过使用低压器件串联的方式构造静电防护触发电路,使芯片在没有使用高压I/O器件的情况下实现了高压电源域的ESD防护。由于该触发电路未使用电容器件,因此有效地降低了ESD触发电路所占用的芯片面积,并且该电路为静态电压触发,其开启时间可远长于一般电容电阻耦合的触发电路。通过在HSPICE中使用类ESD(ESD-like)的方波脉冲,可以看出该电路在发生ESD时能有效地触发ESD器件,而在芯片正常工作时不易因外界干扰而产生误触发。     

安森美：TVS器件带来可靠的ESD防护

电子产品的快速发展对ESD（静电放电）防护提出了更高的要求。一方面，电子产品特性及功能不断增加，输入，输出端口随之增多，提升了ESD发生的可能性，另一方面，轻薄化的趋势不仅使IC尺寸不断减小，还使其ESD防护能力变弱。因此，电子产品需要更有效的ESD防护器件。     

真空灭弧室冲击电压作用下的击穿统计特性研究

本文实验研究了高压代灭弧室在冲击电太作用下的击穿统计特性，实验结果表明，击穿电压的统计分布满足威尔统计分布律，击穿事件的发生只有在电场应力达到一定值后才有可以，引入击穿弱点的概念，从微观角度对该统计性质作了深入的说明，同时还测量５０％击穿电压Ｖ５０随电极开距ｄ的变化，通过最小二乘法得出Ｖ５０∝√ｄ，说明此时灭弧室中的周穿过程主要由同微粒作用引发的。     

用于3.3 V电源的高维持电压ESD防护器件

为了解决传统LVTSCR易发生闩锁效应的问题,提出了一种增强型嵌入P浅阱可控硅(EEP_LVTSCR)结构。通过在传统LVTSCR中NMOS管漏极与阳极之间植入PSD/NSD有源区,引入了额外的复合作用,降低了发射极注入效率;通过NMOS管下方P浅阱增强基区的复合作用,同时降低了PNP、NPN管的电流增益,提高了维持电压。基于0.18 μm BCD工艺,采用TCAD软件模拟了新型EEP_LVTSCR和传统LVTSCR的电流电压(I-V)特性。仿真结果表明,新型EEP_LVTSCR的维持电压从传统的1.73 V提升到5.72 V。该EEP_LVTSCR适用于3.3 V电源的ESD防护。     

基于STNMOS的混合电压I／O接口ESD保护

混合电压I／O接口的静电放电（electrostaticdischarge,ESD）保护设计是小线宽工艺中片上系统（SoC）设计的主要挑战之一。混合电压I／O接口的片上ESD保护既要避免栅氧可靠性问题,又要防止不期望的泄漏电流路径产生。这篇论文讨论了基于堆叠NMOS（Stacked—NMOS,STNMOS）的混合电压I／O接口的ESD保护设计构思和电路实现,通过不同ESD保护设计方案的比较,提出了一个最有效的保护方案。     

聚合物ESD抑制器测试方法与性能研究

比较了传输线脉冲(TLP)波形和人体金属模型(HMM)波形作为静电放电(ESD)防护器件测试注入波形时的测试精确度,强调了在动态测试中使用TLP的优势。从微观机理角度分析,计算了载流子输运方程与电流连续性方程,提出了聚合物材料ESD抑制器的防护性能表征参量。设计和搭建了等效ESD测试系统模型,通过TLP方法研究了膜状ESD抑制器的防护性能。结果表明,膜状聚合物ESD抑制器有良好的静态、动态防护特性,同时薄型覆膜结构更适合有高频多点防护需求的电路设计。     

ESD发生器开路电压和电流波形校准方法探讨

许多标准对系统级静电放电发生器的静电放电电流波形的校准设备和方法都有详细的要求,使得静电放电电流波形的校准有据可依,但国内外新老标准的要求不同,也会产生较大的误差。对于静电放电发生器的＂开路电压＂,所有标准中都有准确度的要求,但没有对设备和方法进行规定。而不同的校准方法,其测试结果的偏差很大。系统地分析了静电放电发生器＂开路电压＂和放电电流波形的校准方法。     

TVS和一般的稳压二极管有什么区别？

电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等，瞬态干扰几乎无处不在、无时不有，使人感到防不胜防。幸好，一种高效能的电路保护器件TVS的出现使瞬态干扰得到了有效抑制TVS（TRANSIENT VOLTAGE SUVPRESSOR）或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品，其电路符号和普通稳压二极管相同，外形也与普通二极管无异，当TVS管两端经受瞬间的高能量冲击时。     

功率VDMOS器件ESD防护结构设计研究

随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。     

一种提高ESD性能的高压SBD器件结构研究

提出了一种新型SBD器件结构,并应用于高压SBD产品的研制。该结构通过在肖特基势垒区的硅表面增加一层表面缓冲掺杂层(Improved Surface Buffer Dope),将高压SBD的击穿点从常规结构的PN结保护环区域转移到平坦的肖特基势垒区,从根本上提高了器件的反向静电放电(ESD)和浪涌冲击能力。经流片验证,采用该结构的10A150VSBD产品和10A200VSBD产品均通过了反向静电放电(HBM模式)8kV的考核,达到目前业界领先水平。该结构工艺实现简单,可以应用于100V以上SBD的批量生产。     

用于片上ESD防护的新型高维持电压可控硅

为解决闩锁效应,设计了一种新颖的异质结双极晶体管触发可控硅(NHTSCR)。利用异质结晶体管串联反向异质结晶体管来分流SCR的方法,抑制电导调制效应,提高了维持电压。分析了提高NHTSCR维持电压的可行性,详述工作原理,并给出实现步骤。基于Sentaurus TCAD的仿真结果表明,该NHTSCR的维持电压从传统器件的1.34 V提高到3.72 V,在3.3 V工作电压、0.35 μm SiGe BiCMOS工艺下,有效避免了闩锁效应。     

基于SCR的ESD器件低触发电压设计

设计和验证了三种低电压触发的SCR结构ESD保护电路,采用上华0.5μmCMOS工艺流片,测试表明,所有的器件都具有低电压触发特性,在器件宽度只有50μm的条件下,能达到400V正向机器模式的ESD性能。实验中发现了意外失效情况,文章给出了分析。     

ESD与EMP对微波晶体管损伤机理研究

主要论述了电子装备中易受静电放电(ESD)和电磁脉冲(EMP)损伤的微波半导体器件的失效模式和失效机理.实验与理论分析结果表明,电流放大系数hFE是ESD、EMP损伤的敏感参数;在ESD、EMP的作用下,器件进入雪崩击穿状态(反偏注入),从而诱发热电子注入效应,使hFE逐渐退化;BC结反偏时的失效能量低于EB结反偏时的失效能量,BC结是EMP损伤的较易损端口;改进器件的结构设计、提高器件抗ESD、EMP能量,可有效提高电子装备抗电磁脉冲的可靠性水平.