适用于VLSI的一种并行乘法器结构

本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。     

基于协同工作方式的一种蚁群布线系统

基于协同学习机制的蚁群算法ＡＣＳ已成功应用于求解ＴＳＰ问题．本文基于蚁群的协同工作机制,提出了一种其内涵扩充了的增强蚁群算法（ＩＡＣＳ）．利用此新算法设计了一个开关盒（Ｓｗｉｔｃｈｂｏｘ）布线程序,并用ＪＡＶＡ语言加以实现．针对几个算例计算的结果,证明该程序可获得比ＷＥＡＶＥＲ、ＭＩＧＨＴＹ、ＢＥＡＶＥＲ、ＧＡＰ基准例低的计算复杂度．     

一种比特平面并行处理的零树编码结构

提出了比特平面并行处理的零树编码结构.根据内嵌编码的零树结构,指出每一个比特平面的编码信息可以同时获得,从而给出了并行的零树编码结构.与现有的结构相比,该结构具有并行度高,没有中间缓冲等特点.实验结果表明,处理速度有明显提高,图像质量可满足大多数应用要求.     

适用于256MDRAM的溅射设备PRIMUS—2500

随着ＶＬＳＩ设计尺寸的细微化，关于布线层的形成，有许多难题迫切需要解决。本文就该公司在用于２５６ＭＤＲＡＭ的溅射设备ＰＲＩＭＵＳ－２５００上解决这些问题的情况加以叙述。     

一种适用于标准单元设计的缓冲器插入及布线算法

在考虑标准单元设计方法特点的基础上,提出了一种针对互连线时延优化的缓冲器插入及布线算法.该算法考虑标准单元设计中的缓冲器插入区域限制,在布线的同时插入缓冲器,能有效实现单路径时延最小化.     

一种多级的零偏差时钟布线

时钟布线是设计高性能ＶＬＳＩ系统的重要一环。本文提出了一种新的多级零偏差时钟布线算法。首先，我们提出了一种基于加权选择的单级时钟树生成算法，在该算法中，基于均衡原则，对各种时钟汇点的负载电容，各时钟子树的延迟时间以及它们根节点之间的距离进行了综合考虑。     

几种适用于VLSI离子注入新工艺的模型研究,

本文采用能较精确模拟沟道效应的两个Pearson-IV 分布的线性组合来模拟硅中B注入分布,提出了一个基于剂量匹配求解等效厚度的两层结构注入分布修正射程表达式,用该式对B注入 MoSi_2/Si、CoSi_2/Si,P注入CoSi_2/Si 进行了模拟和验证,本文还给出了利用等效厚度概念导出的多层结构注入修正射程递推表达式,并以 Pol_7-Si/SiO_2/Si三层结构为例进行了验证。     

一种适用于高速高精度流水线ADC的放大器

本文提出了一种新颖的放大器结构.它由两部分组成:前面为跨导放大器,后面则是由电阻反馈形成的跨阻放大器,两种放大器的组合构成了具有高输入阻抗、低输出阻抗的电压放大器.与普通放大器不同的是,在我们设计的工作条件下,它输出端的极点几乎不受负载电容的影响.用该放大器作为预放大级,驱动一单级主放大器所构成的两级运放在负载电容为4pf的情况下实现了超过1GHz的增益带宽积,瞬态分析的结果表明它可以在10ns内达到0.01%的精度(闭环增益为8),而功耗仅有25mW,远低于同性能其他结构的放大器,非常适合作为高速高精度流水线模数转换器中的首级余量放大器使用.     

任意元胞Timing Driven初始布局算法研究及其实现

本文着重研究了在初始布局阶段考虑系统时延特性的任意元胞的初始布局算法。提出了一种新的线网加权算法,开发了自上而下的加权min-cut算法和自下而上的定位算法。这三个算法有机地结合成一个完整的任意元胞Timing Driven初始布局算法。     

基于BSG模型的BBL布局

布局是VLSI物理设计的关键步骤之一.对于一般的BBL布局,一个基本问题是如何对布局问题的解进行有效的表示,文献[1]提出了BSG模型并对non-slicing结构的BBL布局进行了成功的表示.文章对BSG模型进行了研究和实现,并在用模拟退火算法实现过程中进行了搜索策略的改进,得到了较好的实验结果.     

FAME：一个标准单元模式下基于最小割和枚举的快速详细布局算法

随着制造工艺的快速进步,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战。提出了一个快速详细布局算法以适应这种要求,算法继续总体布局得到的单元全局最佳位置,然后采用局部优化将单元精确定位。ＦＭ最小割和局部枚举方法分别用于优化ｙ和ｘ两个方面的连线长度,这两个方向的同一迭代过程中交替进行。另外,采用改进的枚举策略加速算法,对于有障碍和宏模块情况下的布局也加以讨论,实例测试结果表明,ＦＡＭＥ的运     

FAME:一个标准单元模式下基于最小割和枚举的快速详细布局算法(英文)

随着制造工艺的快速进步 ,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战 .提出了一个快速详细布局算法以适应这种要求 .算法继承总体布局得到的单元全局最佳位置 ,然后采用局部优化将单元精确定位 .FM最小割和局部枚举方法分别用于优化 y和 x两个方向的连线长度 ,这两个方向的优化在同一迭代过程中交替进行 .另外 ,采用改进的枚举策略加速算法 ,对于有障碍和宏模块情况下的布局也加以讨论 .实例测试结果表明 ,FAME的运行速度比 RITUAL快 4倍 ,并使总连线长度平均减小 5% .     

FAME:一个标准单元模式下基干最小割和枚举的快速详细布局算法

随着制造工艺的快速进步,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战.提出了一个快速详细布局算法以适应这种要求.算法继承总体布局得到的单元全局最佳位置,然后采用局部优化将单元精确定位.FM最小割和局部枚举方法分别用于优化Y和X两个方向的连线长度,这两个方向的优化在同一迭代过程中交替进行.另外,采用改进的枚举策略加速算法,对于有障碍和宏模块情况下的布局也加以讨论.实例测试结果表明,FAME的运行速度比RITUAL快4倍,并使总连线长度平均减小5%.     

VLSI版图设计中的一种优化总体布线方法

本文针对国际上已有的多种BBL总体布线方法进行了研究,提出了一种更有效的基于多子图定向合并生成的布线算法,并在国家重点工程“熊猫系统中实现.实验结果比较表明:我们的总体布线优化技术优于已有的BBL总体布线工具.     

一种有效地综合两种分级设计方法的BBL布局算法

本文提出了一个新的Building Blook(积木块)布局算法。在布局中采用多目标形状的方法,将自底向上(bottom-up)及自顶向下(too-down)两种分级设计方法有效的结合起来,从而综合这两种设计方法的优点,得到令人满意的布局结果。本布局算法已在UNIX操作系统支持下的SUN、VAX-785、HP、GPX上用C语言实现,实验结果表明本布局法优于BEAR系统的布局算法。本布局系统是正在开发的国家 IC CAD三级系统(PANDA系统)的一个子系统。     

利用块间耦合稀疏贝叶斯学习的建筑物布局成像方法

该文针对现有穿墙雷达建筑物布局成像中扩展目标稀疏成像方法未能有效利用墙体反射信号的结构稀疏性,导致成像中出现墙体不连贯和墙体轮廓不明显的问题,提出一种利用稀疏信号块间耦合的建筑物布局成像方法。该方法在块稀疏信号特性的高斯分层先验模型的基础上,利用块间耦合系数进一步表征场景中墙体反射信号的结构稀疏性,然后将其引入到控制稀疏信号先验概率分布的超参数中,从而把稀疏信号的结构性转化为超参数的耦合关系,最后利用期望最大化(EM)算法求解超参数的最大后验(MAP)估计。仿真和实验数据处理结果表明,该方法有效改善了墙体的成像质量。     

具有多目标形状选择的布局方法

本文简述具有多目标形状选择的布局算法,包括结群树的形成、多目标形状的产生及目标函数的选择、布局过程简介以及本算法思想对BBL布局的贡献。文章同时给出本算法对benchmark,工业界及我们选用的实例的运行结果,并和美国U.C.Berkeley的BEAR系统进行了比较。结果表明,本算法无论在质量上或是在速度上,都是令人满意的。本布局系统已于1989年12月在国家攻关项目PANDA系统上,用C语言编程,在SUN、HP、GPX、VAX等机器上实现。     

复杂微光刻图形版图设计系统

介绍了一种自主开发的复杂微光刻图形版图绘制系统。该系统能根据用户的要求自动成组地批处理各种圆环、螺旋线、椭圆环、扇形、条形码等图形，以及根据用户输入的任意表达式来生成特殊形状图形，同时它具有方便的图形形态处理功能，包括图形任意角度的旋转、旋转拷贝功能；重叠图形和回字图形挖空并加工辅助功能；位图格式图形轮廓化处理功能及图形切割、切块功能等。该系统极大地提高了目前集成电路版图设计工具软件绘图功能，使其更能适用于微电子、微光学、微机电系统等微光刻领域的复杂图形设计，是一种实用性很强的软件模块。