10Gb/s 0.18μm CMOS注入式时钟恢复电路

介绍了一种利用0.18μm CMOS工艺实现,用于SDH系统STM-64级别(10GHz)的时钟恢复电路。该电路采用注入式振荡器辅助锁相环的锁定。文中分析该电路的系统结构、单元电路结构和环路设计,并给出了模拟结果和版图。     

10 Gb/ s 0118μm CMOS 时钟恢复芯片

摘要:介绍了基于0118μm CMOS 工艺的10 Gb/ s 时钟恢复电路的设计。核心电路采用预处理加简单锁相环的结 构。模拟结果表明,该电路能工作在10 GHz 频率上,输入信号峰值014 V 时,同步范围可以达到270 MHz ,总功耗 210 mW。     

300门CMOS／SIMOX门阵列容错ASIC电路的研制

本文简要地介绍了３μｍＣＭＯＳ／ＳＩＭＯＸ门阵列的设计和制作技术。利用３００门门阵列母片成功地实现了容错计算机系统专用总线输出选择逻辑电路ＳＥＬ。其性能达到了用户要求，平均单级门延迟时间为２．６ｎｓ，输出驱动电流为２．４ｍＡ．     

2.5Gb/s0.35μm CMOS时钟恢复芯片

介绍了基于0．35μm CMOS工艺的2．5Gb／s时钟恢复电路设计。根据工艺特点，电路采用倍频器加全模拟镇相环蛄构。模拟表明，电路能工作在2．5Gb／s速率上，镇定范围达到100MHz，5V电压供电下功耗小于330mW。     

10 Gb/s 0.18 μm CMOS时钟恢复芯片

介绍了基于0．18μmCMOS工艺的10Gb／s时钟恢复电路的设计。核心电路采用预处理加简单锁相环的结构。模拟结果表明，该电路能工作在10GHz频率上，输入信号峰值0．4V时，同步范围可以达到270MHz，总功耗210mW。     

2.5Gb/s 0.18μm CMOS时钟数据恢复电路

采用TSMC公司标准的0．18μm CMOS工艺，设计并实现了一个全集成的2．5Gb／s时钟数据恢复电路．时钟恢复由一个锁相环实现．通过使用一个动态的鉴频鉴相器，优化了相位噪声性能．恢复出2．5GHz时钟信号的均方抖动为2．4ps，单边带相位噪声在10kHz频偏处为-111dBc／Hz．恢复出2．5Gb／s数据的均方抖动为3．3ps．芯片的功耗仅为120mW．     

2.5Gb/s 0.18μm CMOS时钟数据恢复电路

采用TSMC公司标准的0.18μm CMOS工艺,设计并实现了一个全集成的2.5Gb/s时钟数据恢复电路.时钟恢复由一个锁相环实现.通过使用一个动态的鉴频鉴相器,优化了相位噪声性能.恢复出2.5GHz时钟信号的均方抖动为2.4ps,单边带相位噪声在10kHz频偏处为-111dBc/Hz.恢复出2.5Gb/s数据的均方抖动为3.3ps.芯片的功耗仅为120mW.     

1μm CMOS电路研制中光刻胶反向腐蚀工艺研究

本文详细阐述了运用于1μmCMOS电路制作的光刻胶反向腐蚀（Etch－back）工艺。通过扫描电镜（SEM）分析，在Lain4500SiO2刻蚀机及Prec－ision5000PECVD上使台阶高度由原来的550nm以上降到150nm以下，剖面角由原来的80°以上降到30°以下。     

0.35/0.5μm CMOS光接收电路设计研究

对一种结构简单的互阻ＣＭＯＳ放大器的工作原理进行了分析,着重对其灵敏度、频率特性和动态范围等参数与电路结构参数之间的关系进行了模拟分析和设计研究。接收电路按０．３５／０．５μｍ规则设计,在采用０．８μｍ沟道长度的条件下,电路工作频率可达６００Ｍｂ／ｓ,允许最小输入光电流约为５μＡ,光电流噪声抑制能力可通过前两级放大器的宽长比来调节。     

0．8μm SOI CMOS技术及电路研制

SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。     

CMOS 5 Gb/s串行接收器

设计了一个使用0.13μm CMOS工艺制造的低电压低功耗串行接收器。它的核心电路工作电压为1V,工作频率范围从2.5 GHz到5 GHz。接收器包括两个1:20的解串器、一个输入信号预放大器以及时钟恢复电路。在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度。测试表明,接收器功耗45 mW。接收器输入信号眼图闭合0.5UI,信号差分峰-峰值150 mV条件下误码率小于10~(-12)。接收器还包含了时钟数据恢复电路,其中的相位插值器通过改进编码方式,使得输出信号的幅度能够保持恒定,并且相位具有良好的线性度。     

TMR计算系统中的容错锁相同步时钟电路

以数字锁相技术为基础，研制出用于ＴＭＲ计算系统的容错同步时钟电路。该电路工作稳定、具有完善的容错功能并达到相当高程度的时钟同步水平，在１０￣３０ＭＨｚ频率范围工作时，４个冗余时钟模块之间的最大相位差都小于５ｎｓ，叙述了容错同步时钟电路的工作原理和设计原则，并对引起冗余模块间相位差的各种因素进行了分析。     

7.3GHz 0.18μm CMOS注入式锁相环电路

给出一种利用0.18μm CMOS工艺实现的注入式振荡器辅助锁相环.在1.8V电源电压下,电路工作频率为7.3GHz,功耗为157mW,跟踪范围为150MHz,锁定时在1‰(7.3MHz)频率偏移量下的相位噪声为-97.36dBc/Hz.     

7.3GHz 0.18μm CMOS注入式锁相环电路

给出一种利用0 .18μm CMOS工艺实现的注入式振荡器辅助锁相环.在1.8V电源电压下,电路工作频率为7.3GHz,功耗为15 7m W,跟踪范围为15 0 MHz,锁定时在1‰(7.3MHz)频率偏移量下的相位噪声为- 97.36 d Bc/Hz     

现代光通信中的CMOS时钟数据恢复

针对现代光通信和其他高速串行通信,设计了一个用于高速串行收发器中的CMOS数字bang-bang时钟数据恢复系统.采用的数字bang-bang时钟数据恢复的结构,具有简单、功耗低、性能稳定的优点.时钟数据恢复采用改进编码方式的相位插值器,输出具有恒定幅度和良好的线性相位特性.测试表明,功耗为35 mW. 输入信号眼图闭合0.5UI,信号差分峰-峰值150 mV条件下误码率小于10-12.     

一种高速低抖动四相位时钟电路的设计

超高速A/D转换器对精准的时钟电路提出严格要求,时钟抖动是影响其精度的重要因素。文章在分析时钟抖动对A/D转换器的影响后,介绍了一种适用于GHz的低抖动四相位时钟电路。电路采用时钟恢复电路、四相位分布网络和相位校正电路,得到占空比稳定、相位误差小的四相位时钟。采用0. 18μm CMOS工艺实现,电路仿真表明,四相位输出时钟抖动102 fs,占空比调整范围30%～70%,功耗277 mW@1. 8 V。     

0.25μm CMOS千兆以太网发送器设计

分析了千兆以太网体系结构,给出了符合IEEE 802.3z标准中1000BASE-X规范的发送器电路结构,并采用TSMC 0.25 μm CMOS 混合信号工艺设计了符合该规范的高速复接电路和锁相环时钟倍频电路.芯片核心电路面积分别为(0.3×0.26)mm2和(0.22×0.12)mm2.工作电压2.5 V时,芯片核心电路功耗分别为120 mW和100 mW.时钟倍频电路的10倍频输出时钟信号频率为1.25 GHz,其偏离中心频率1MHz处的单边带相位噪声仅为-109.7 dBc/Hz.在驱动50 Ω输出负载的条件下,1.25 Gbit/s的高速输出数据信号摆幅可达到410 mV.     

Fully differential optoelectronic integrated receiver implemented by 0.35μm standard CMOS process

A high-bandwidth, high-sensitivity fully differential optoelectronic integrated receiver is implemented in a chartered 3.3 V standard 0.35μm analbg CMOS process. To convert the incident light into a pair of fully differential photo-currents, a novel fully differential photodetector is proposed, which is composed of two completely identical photodiodes. The mea- surement results show that the receiver achieves a 1.11 GHz 3 dB bandwidth and a -13 dBm sensitivity for a 10-12 bit error at 1.5 Gb/s data rate under illumination by 850 nm incident lights.     

1．5μm全耗尽CMOS／SIMOX门阵列的研制

本文介绍了可用于高速、高性能抗辐照专用集成电路设计的１．５μｍ薄膜全耗尽ＣＭＯＳ／ＳＩＭＯＸ门阵列母版的研制．较为详细地讨论了ＣＭＯＳ／ＳＩＭＯＸ门阵列基本阵列单元、输入／输出单元、单元库的设计技术以及１．５μｍＣＭＯＳ／ＳＩＭＯＸ门阵列工艺开发过程．该门阵列在５Ｖ电源电压时的单级门延迟时间仅为４３０ｐｓ．