一种采用共栅频率补偿的轨到轨输入/输出放大器

提出了一种采用共栅频率补偿的轨到轨输入/输出放大器,与传统的Miller补偿相比,该放大器不仅可以消除相平面右边的低频零点,减少频率补偿所需要的电容,还可获得较高的单位增益带宽.所提出的放大器通过CSMC 0.6μm CMOS数模混合工艺进行了仿真设计和流片测试:当供电电压为5V,偏置电流为20μA,负载电容为10pF时,其功耗为1.34mW,单位增益带宽为25MHz;当该放大器作为缓冲器,供电电压为3V,负载电容为150pF,输入2.66 Vpp10kHz正弦信号时,总谐波失真THD为-51.6dB.     

低压工作的轨到轨输入／输出缓冲级放大器

本文提出了一种低压工作的轨到轨输入／输出缓冲级放大器。利用电阻产生的输入共模电平移动,该放大器可以在低于传统轨到轨输入级所限制的最小电压下工作,并在整个输入共模电压范围内获得恒定的输入跨导;它的输出级由电流镜驱动,实现了轨到轨电压输出,具有较强的负载驱动能力。该放大器在CSMCO．6-μmCMOS数模混合工艺下进行了HSPICE仿真和流片测试,结果表明：当供电电压为5V,偏置电流为60uA,负载电容为10pF时,开环增益为87．7dB,功耗为579uw,单位增益带宽为3．3MHz;当该放大器作为缓冲级时,输入3VPP10kHz正弦信号,总谐波失真THD为53．2dB。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

基于单差分对输入级的新型轨到轨运算放大器设计

本文基于CMOS工艺设计了一种新型的轨到轨集成运算放大器。对比分析传统轨到轨输入级设计的优劣,该运放选择采用单差分对输入级结构,使用耗尽型NMOS管作为输入对管,利用耗尽型NMOS管的体效应以及对输入级电路结构的优化,实现轨到轨输入,以AB类输出级结构实现轨到轨输出。经过Cadence仿真验证,工作在5 V单电源供电下,共模输入电压范围可以实现满轨0～5 V,增益高达141.1 dB,带宽1.7 MHz,相位裕度55.4°,具有较低的输入失调电压264μV、输入偏置电流9 pA。整体电路实现了近乎满轨的轨到轨的输出电压摆幅,达到轨到轨运算放大器的设计要求。     

一种输入输出轨到轨CMOS运算放大器的设计

随着电源电压的日益降低,信号幅度不断减小,在噪声保持不变的情况下,信噪比也会相应地减小。为了在低电源电压下获得高的信噪比,需提高信号幅度,而输入输出轨到轨运算放大器可获得与电源电压轨相当的信号幅度。中文在理论分析了输入输出轨到轨CMOS运算放大器主要架构优缺点后,给出了一种新的输入输出轨到轨CMOS运算放大器的设计,该电路在华润上华0.18 μm工艺平台上流片验证。测试结果表明,输入范围从0到电源电压,输出范围从50 mV到电源电压减去50 mV,实现了输入输出轨到轨的目标。     

一种高速轨到轨输出差分放大器设计

随着电子系统对功耗和电源电压的要求日益严苛,传统差分输出放大器的输出幅度、速度和驱动能力等受到严重限制。针对该问题,提出了一种高速轨到轨输出差分放大器。通过采用“H”桥结构,在有限的功耗下可以实现大带宽和压摆率;采用静态电流精确可控的AB类输出级,实现了接近轨到轨的输出幅度和大输出驱动能力;采用三级放大结构实现100 dB以上的高增益;嵌套式密勒(Nested Miller)频率补偿保证了系统的稳定性,共模反馈电路则设置了合适的静态工作点保证电路可以正常工作。测试结果表明,提出的高速轨到轨输出差分放大器实现了0.5 mV量级的输入失调电压,0.2~4.8 V的输出幅度,400 MHz的-3 dB带宽和1300 V/μs的压摆率。     

一种微功耗轨到轨输出AB类运算放大器设计

在分析研究AB类运算放大器的输入和输出级构成原理基础上,提出一种与信号处理模块的输出端匹配并具有一定负载能力的缓冲器的设计。缓冲器采用了AB类运放结构,其输入级采用折叠式共射共基结构,输出级分别采用PNP管和NMOS管作为上拉管和下拉管,结合电路结构的改进使之具有轨到轨(rail-to-rail)的输出特性和很低的静态电流。设计的电路具有开环增益大、静态功耗小、带宽较高等特点。此运放已在1.5μmBCD工艺下实现。测试结果表明,静态电流仅为8.5μA,闭环带宽达200kHz,开环增益为100dB。     

一种低噪声轨对轨输入CMOS运算放大器的设计

提出一种新颖的运算放大器电路结构,该电路基于同沟道MOSFET轨对轨输入设计技术,采用弱反型动态阈值MOS(DTMOS)晶体管作为输入差动对同时获得了很好的噪声性能和轨对轨输入共模范围.这些性能的获得仅仅是以增加很小的电路复杂性为代价的,而且没有增加静态功耗.该电路采用0.18μm CMOS工艺设计,仿真结果表明,在1.8V的电源电压下提供78dB的直流开环增益和38kHz的-3dB带宽,输入参考噪声电压大约5.4nV/(Hz)～(1/2).整个输入共模范围内,跨导基本恒定,浮动误差小于5%.     

一种恒跨导高增益轨到轨运算放大器

基于TSMC 0.18 μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8 V电源电压下,该运算放大器的直流开环增益为129.3 dB,单位增益带宽为7.22 MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。     

一种恒跨导轨对轨输入/输出CMOS运算放大器

设计了一种CMOS恒跨导轨对轨输入/输出运算放大器,输入级采用负反馈技术控制尾电流,能自调整gm并使之保持恒定;输出级采用前向偏置AB类输出结构,实现轨对轨输出的同时减小了静态功耗。整个电路在5 V电源电压下,电压增益达到136 dB(1 MΩ电阻和1 pF电容并联负载),单位增益带宽为9.7 MHz,相位裕度62.4°。     

一种电流跟踪补偿的输入输出全摆幅运算放大器

介绍了一种工作在2.5V电压下、具有全摆幅输入与输出功能的两级CMOS运算放大器。通过一种简单有效的电流跟踪电路实现了输入跨导恒定的要求，这样使得频率补偿变得容易实现；为了降低功耗，输入级工作在弱反型区：输出级采用带有前馈控制电路的AB类输出电路，实现了输出信号的轨至轨。电路具有结构简单、功耗低、面积小、性能高等优点。     

低功耗满幅恒跨导CMOS运算放大器设计

采用"最小电流选择技术"和前馈无截止型AB类输出结构,在Chartered 0.35μmCMOS工艺下设计了一种基于片上系统应用的低功耗、高增益恒跨导满幅运算放大器。基于Bsim3v3 Spice模型,用Hspice对整个电路进行仿真,工作电压为3V,直流开环增益125dB,相位裕量74.8°,单位增益带宽33.8MHz,静态功耗0.6mV,压摆率6V/μs,输入级跨导在共模输入电压范围内只有2.34%的变化,运放版图有效面积0.026mm2,与国内外文献介绍的满幅恒跨导电路相比,文中设计的运放有较好的性能。     

Input/Output Rail-to-Rail CMOS Operational Amplifier with Shaped Common-Mode Response

This paper presents an input/output rail-to-rail class-AB CMOS operational amplifier with reduced variations in unity-gain frequency over the entire voltage range. The rail-to-rail amplifier input stage is based on two parallel-connected complementary differential pairs. Variations in the small-signal response are kept to a minimum by realizing an adequate shaping of the CM response of the input stage, while still reducing deviations in the total limiting current of the two input pairs with respect to traditional solutions. This is achieved independently of the g _m -I _D characteristic of the amplifier input devices and of any strict matching condition between the complementary input pairs. Experimental results from a 3-V 0.8-m CMOS test-chip are given.     

一种用于轨到轨运算放大器的新型频率补偿结构

针对有源OLED面板驱动芯片源驱动模块对高速低功耗运算放大器的要求,基于高阶系统频率补偿理论和小信号建立理论,通过结合共栅共源密勒(Cascode Miller)补偿和输出零点补偿,提出一种用于轨到轨高速低功耗运算放大器的新型频率补偿方法,只需很小的密勒补偿电容和静态工作电流,就可以高速、稳定地驱动大电容负载.采用0.18μmCMOS数模混合信号工艺,通过EDA软件仿真,结果表明,在4V电源电压和20pF负载电容下,该运算放大器的轨到轨建立时间为0.76μs,静态工作电流仅为2.6μA,相位裕度为55°,只需要120fF的密勒补偿电容.     

一个低噪声轨到轨输入输出范围的运算放大器

设计了一个轨到轨输入输出范围的低噪声运算放大器.在输入级采用电流补偿的方法来稳定该运算放大器在整个输入共模范围内的跨导,在输出级使用AB类的输出方法来提高运算放大器的输出范围,并运用双极晶体管比较低的闪烁噪声来改善该运算放大器的噪声性能,以此提高该运算放大器的动态范围.     

Low Voltage CMOS Power Amplifier with Rail-to-Rail Input and Output

This paper describes a CMOS power amplifier with rail-to-rail input and output, also suitable for low voltage applications. The amplifier uses Simple Miller Compensation with high bandwidth stage to robustly and power efficiently compensate the amplifier. Circuit also includes a common mode adapter block, based on resistive level shift network, to implement rail-to-rail input and optional adaptive biasing block, which can be used to extend bandwidth of the amplifier for large high frequency inputs in continuous-time applications. Measurement results show that the amplifier is capable of driving heavy resistive and capacitive loads having maximum output current exceeding 100 mA, when driving 1 nF ‖ 10 Ω load from 3.0 V supply. Without adaptive biasing the linear amplifier achieves 5.7 MHz unity gain frequency and 61^∘ phase margin when driving 1 nF ‖ 1 kΩ load, while drawing 2.4 mA from 1.5 V supply.     

一种低电压恒定跨导Rail-to-Rail的CMOS运放输入级

提出了一种采用了四对差分管来实现跨导恒定的Rail-to-Rail CMOS运算放大器输入级的方法.用两对互补的差分对作为输入级,另两对互补差分对动态地控制输入级工作电流,以实现Rail-to-Rail恒定跨导.通过在电路中加入补偿电流来提高四对差分管工作的协调性.基于TSMC 0.18 μm COMS的工艺,应用Hspice在不同电压、温度环境下进行了电路的仿真验证,结果表明所设计的电路在各种条件下都有较好的性能,其在共模范围内跨导最大偏差小于2%.本文还分析了MOS管二阶效应对电路产生的影响.