掺杂浓度对多晶硅纳米薄膜应变系数的影响

为有效利用多晶硅纳米薄膜研制MEMS压阻器件,本文对LPCVD多晶硅纳米薄膜应变系数与掺硼浓度的关系进行了研究,并利用扫描电镜和X射线衍射实验分析了薄膜的结构特点.结果表明:在重掺杂情况下,纳米薄膜的应变系数明显大于相同掺杂浓度下单晶硅的应变系数,而且掺杂浓度在2.5×1020cm-3左右时,应变系数具有随掺杂浓度升高而增大的趋势.对这种实验结果依据隧道效应原理进行了理论解释,提出了多晶硅压阻特性的修正模型.     

多晶硅纳米薄膜晶界隧道压阻效应

实验表明重掺杂情况下多晶硅纳米薄膜的应变因子比相同浓度单晶硅的大,且随晶粒尺度减小而增大。为使这种特性在压阻器件中得到合理应用,在分析多晶硅能带结构的基础上,阐明了这种特性根源在于流过晶界的隧道电流随应变而变化引起的隧道压阻效应,给出了晶界压阻系数的计算方法,并从理论上解释了多晶硅纳米薄膜压阻特性的实验现象。     

多晶硅薄膜的高温压阻效应

利用LPCVD制备重掺杂多晶硅薄膜,在0～560℃温度范围内对薄膜的压阻效应进行研究,同时对多晶硅薄膜应变系数随温度的变化,以及薄膜的淀积温度与薄膜厚度对应变系数的影响进行了相关的实验研究.结果表明,利用多晶硅材料制作的压敏电阻,其最高工作温度可以达到560℃以上.     

快速热退火多晶硅薄膜压阻特性研究

本文首先系统的研究了用 LPCVD工艺在温度为 625℃、气相硼硅原子比分别为 1.6 × 10~(-3)和2.0×10~(-3)时淀积的、其后又分别经900℃、1050℃、1150℃ 10秒钟快速热退火(RTA)处理的多晶硅薄膜压阻特性.然后,基于上述结果,着重研究了气相硼硅原子比分别为 1.6×10~(-3)、2.0 × 10~(-3)、4.0 ×10~(-3)和5.0 × 10~(-3)时淀积,其后只经1150℃ 10秒钟快速热退火处理的多晶硅薄膜压阻特性.在上述淀积条件下,与900℃ 30分钟常规热退火(FA)相比较,得到了快速热退火的最佳条件.     

多晶硅薄膜压阻系数的理论研究

利用应力退耦模型,分别对多晶硅薄膜晶粒中性区和晶界势垒区的压阻系数进行了理论分析,并推导出多晶硅压阻系数的表达式.实验结果表明,利用文中推导出的理论公式所获得的计算值与实验测量结果基本符合,所给出的有关多晶硅压阻系数的理论结果可以作为多晶硅特性分析的理论依据.     

多晶硅薄膜压阻系数的理论研究

利用应力退耦模型,分别对多晶硅薄膜晶粒中性区和晶界势垒区的压阻系数进行了理论分析,并推导出多晶硅压阻系数的表达式.实验结果表明,利用文中推导出的理论公式所获得的计算值与实验测量结果基本符合,所给出的有关多晶硅压阻系数的理论结果可以作为多晶硅特性分析的理论依据.     

纳米多晶硅薄膜压力传感器制作及特性

给出一种纳米多品硅薄膜压力传感器,采用LPCVD法在衬底温度620℃时制备纳米多晶硅薄膜,基于MEMS技术在方形硅膜不同位置制作由4个薄膜厚度为63.0nm的掺硼纳米多晶硅薄膜电阻构成惠斯通电桥结构,实现对外加压力的检测.实验结果表明.当硅膜厚度75μm时,纳米多晶硅薄膜压力传感器在恒压源5.0V供电时,满量程(160kPa)输出为24.235mV,灵敏度为0.151mV/kPa,精度为0.59%F.S,零点温度系数和灵敏度温度系数分别为-0.124%/℃和-0.108%/℃.     

纳米多晶硅薄膜压力传感器制作及特性

给出一种纳米多晶硅薄膜压力传感器,采用LPCVD法在衬底温度620℃时制备纳米多晶硅薄膜,基于MEMS技术在方形硅膜不同位置制作由4个薄膜厚度为63.0nm的掺硼纳米多晶硅薄膜电阻构成惠斯通电桥结构,实现对外加压力的检测. 实验结果表明,当硅膜厚度75μm时,纳米多晶硅薄膜压力传感器在恒压源5.0V供电时,满量程（160kPa）输出为24.235mV,灵敏度为0.151mV/kPa,精度为0.59%F.S,零点温度系数和灵敏度温度系数分别为-0.124%/℃和-0.108%/℃.     

多晶硅薄膜的高温压阻效应

利用LPCVD制备重掺杂多晶硅薄膜,在0～560℃温度范围内对薄膜的压阻效应进行研究,同时对多晶硅薄膜应变系数随温度的变化,以及薄膜的淀积温度与薄膜厚度对应变系数的影响进行了相关的实验研究.结果表明,利用多晶硅材料制作的压敏电阻,其最高工作温度可以达到560℃以上.     

掺杂对多晶硅薄膜的影响

该文简要地论述了掺杂对多晶硅薄膜淀积的影响,并就掺杂对多晶硅薄膜淀积率的影响作了一些解释。     

Tunnelling piezoresistive effect of grain boundary in polysilicon nano-films

The experiment results indicate that the gauge factor of highly boron doped polysilicon nanofilm is bigger than that of monocrystalline silicon with the same doping concentration, and increases with the grain size decreasing.To apply the unique properties reasonably in the fabrication of piezoresistive devices, it was expounded based on the analysis of energy band structure that the properties were caused by the tunnel current which varies with the strain change forming a tunnelling piezoresistive effect. Finally, a calculation method of piezoresistance coefficients around grain boundaries was presented, and then the experiment results of polysilicon nanofilms were explained theoretically.     

厚多晶硅膜饱和掺杂工艺研究

文章主要介绍了通过对厚多晶硅膜进行饱和掺杂来制作低阻值多晶电阻的方法。分析了多晶硅掺杂扩散模式,其中A类扩散模式能够得到较低的多晶电阻。要使杂质以A类扩散模式掺入多晶硅中,需要采用炉管扩散的方式进行长时间的掺杂。受杂质固溶度影响,一定厚度的掺杂多晶硅电阻值是无法无限制降低的,要制作低阻值多晶电阻,需要淀积厚多晶硅薄膜。文章选择炉管扩散的方式,进行低阻值的多晶硅薄膜制作,并通过实验,证实该方法可以得到稳定、均匀、低阻值的多晶硅方块电阻。     

多晶硅隧道压阻模型*

基于陷阱模型,分析了多晶硅能带结构和导电机理,给出了解释隧道压阻效应的等效电路,说明了构成多晶硅压阻效应的内在因素以及隧道压阻效应在其中的作用。综合晶界区域和晶粒中性区两方面压阻效应建立了新的压阻模型——隧道压阻模型。结果表明,掺杂浓度在1020cm-3以上,复合晶界的压阻系数不但大于晶粒中性区的压阻系数,而且随掺杂浓度增加而增大,从而揭示了多晶硅纳米薄膜在重掺杂情况下出现应变因子随掺杂浓增加而增大的重要实验现象的内在机理。     

多晶硅薄膜晶体管kink效应的建模

从kink效应产生的物理机理出发,介绍了目前国内外研究多晶硅薄膜晶体管kink电流所采用的两种主要方法.一种是基于面电荷的方法,另一种是基于求雪崩倍增因子的方法.kink效应具体表现为器件在饱和区跨导和漏电流的显著增加.在数字电路中,kink效应会引起功耗的增加和开关特性的退化;而在模拟电路中,kink效应将降低最大增益和共模抑制比.因此,多晶硅薄膜晶体管kink效应的研究对液晶显示的发展具有重大意义.     

热环境对微机械多晶硅薄膜电阻电特性的影响

将 CMOS工艺和微机械加工技术相结合 ,制作出悬空式微桥支撑、薄膜支撑以及无悬空结构的微机械多晶硅薄膜电阻。通过对样品的电阻温度系数 ( TCR)和电流 ( I) -电压 ( V)特性的测量 ,研究了热隔离程度、工作气压等热环境对多晶硅薄膜电阻电学特性的影响程度