低漏电高增益InGaAs/InP SAGM雪崩光电二极管

根据器件结构的优化设计,严格控制生长参数以及理想的器件制备工艺获得了低漏电高增益InGaAs/InP SAGM雪崩光电二极管。测量了百余支器件,0.9V_b下漏电流I_d<20nA;响应度～(0.7—0.8)mA/mW,最大倍增30—85(入射光波长1.3μm,功率1.6μW),参与倍增的暗电流l_(dm)最小可达0.25nA。     

铝电解电容器的低漏电研究与控制

介绍了铝电解电容器漏电流产生的根源,分析了影响漏电流的因素,通过研制工作电解液、选用高品质材料、改进制造工艺来控制铝电解电容器的低漏电。     

光电隔离开关抗静电放电试验失效原因分析

在抗静电放电（ESD）试验后通常会使用I-V特性扫描对器件是否失效进行判断。但对有些特殊电路而言,使用这种I-V特性扫描可能对电路造成电应力损伤,导致对电路是否满足ESD试验能力做出错误的判断。文章主要以光电隔离开关为例,分析了造成这种现象的原因,并提出在进行该类光电器件的ESD试验过程中不进行端口I-V特性扫描,以避免由此带来的额外损伤。     

一种新型低漏电ESD电源箝位电路

在到达纳米级工艺后,传统的静电放电防护(ESD)电源箝位电路的漏电对集成电路芯片的影响越来越严重。为降低漏电,设计了一种新型低漏电ESD电源箝位电路,该箝位电路通过2个最小尺寸的MOS管形成反馈来降低MOS电容两端的电压差。采用中芯国际40 nm CMOS工艺模型进行仿真,结果表明,在相同的条件下,该箝位电路的泄漏电流仅为32.59 nA,比传统箝位电路降低了2个数量级。在ESD脉冲下,该新型ESD箝位电路等效于传统电路,ESD器件有效开启。     

基于漏电保护开关的几点探讨

随着我国经济的不断发展,我国工业生产以及居民用电不断增加,漏电保护已经成为了人们最为重视的问题之一.国家对于用电安全方面已经制定了有关强制性方面的要求,在很多地方都要安装漏电保护开关,这对于避免漏电造成火灾以及防止人身触电都具有非常重要的作用,所以要充分重视智能漏电保护开关的研究.本文主要探讨了有关智能漏电保护开关的相关问题,希望能够对相关人士有所帮助.     

基于漏电流补偿技术的超低漏电模拟开关

为满足各种现代设备控制系统的超高精度信号采集需求,基于新型PN结漏电补偿技术设计了一种超低漏电模拟开关电路。该电路在传统CMOS模拟开关的基础上创新性地引入了新型全温区PN漏电采样和补偿电路,对CMOS模拟开关输入、输出漏电流进行全温区漏电补偿,大幅降低了输入、输出端口漏电流,实现亚纳安级端口漏电流。基于40 V高压CMOS工艺进行电路设计和仿真验证,实测结果显示,在-55～125℃,输入、输出端口漏电流不大于0.75 nA,温漂约为6 pA/℃。     

线性光电隔离电路的设计

光电隔离是数据采集和控制系统抗干扰的一项重要措施,由于光电耦合器件的非线性,对模拟量的光电隔离会带来较大信号失真。为了提高光电隔离电路的线性度,采用负反馈方法把光耦器件的输出电流反馈输入端。进行光电隔离电路的静态特性试验。试验结果表明：当输入信号在0～5 V时,光电隔离电路的输出失真最大为27 mV,线性度为0.014%。     

一款L波段隔离滤波组件的设计制作

介绍了一款L波段隔离滤波组件的设计方法,通过带线结型隔离器和低通LC滤波器进行组合设计实现对发射机二次和三次谐波杂散的有效抑制,同时采用耐功率设计,大幅提升了隔离滤波组件的功率容量。借助AWR和HFSS仿真软件,建立了隔离滤波组件一体化仿真平台,有效提高了组件设计小型化与精准性。测试结果表明,在L波段,组件的正向损耗为0.39 dB(常温)、0.45 dB(-40^+85℃),平均承受功率≥500 W,峰值功率为2500 W,二次谐波抑制达到65 dBc。     

低抖动Q开关光电转换及触发系统设计

"Z-Pinch"装置对其激光触发气体闭合开关有严格时序要求。为实现四倍频Nd:YAG激光器出光时刻的精确控制,开展了激光器Q开关光电转换及触发系统的研究。采用AVAGO公司的高速光电转换器件AVAGO2316TZ,将接收到的光信号转换成模拟电压信号,并以PECL(positive emitted-couple-logic)电平形式实现该电信号的板级传输与处理,最终,该信号作为IXYS公司的IXDD415的控制端,以实现低抖动,快前沿的电脉冲输出用以驱动Q开关。电路中采用了电感、电容、RC网络滤波方法,有效减小电源噪声对抖动的影响。该光电转换及触发系统在Z装置单路样机中得到应用,测试结果表明均方根抖动为70 ps,时延极差<1 ns。     

一种具有低泄漏电流和高浪涌电流能力的1 200 V/20 A SiC MPS

通过离子注入优化,成功研制了一款六角形元胞设计的1 200 V/20 A的具有低泄漏电流和高浪涌电流能力的SiC MPS芯片。在25℃和175℃下的测试结果表明,导通压降V_F分别为1.48 V和2.03 V;归功于优化的离子注入和元胞设计,1 200 V耐压时,肖特基界面的最强电场强度仅为1.25 MV/cm。研制的MPS的泄漏电流仅为4.3μA(@25℃)和13.7μA(@175℃)。并且25℃和150℃下测试的浪涌电流高达258 A和252 A,约为额定电流的13倍。     

交流漏电流断路器跳开故障分析与排除

针对部分移动基站的组合电源开通时，出现交流漏电流断路器跳开的现象，以DMA14－48／50风冷开关电源模块为例，分析了开关电源的漏电产生原因，并对其漏电流值进行了计算和测试。交流漏电流断路器经常跳开的主要原因是交流线路传输压降过大，为此提出了解决问题的办法。     

一种新型低功耗多功能漏电保护器芯片的设计

提出了一种新型漏电保护芯片,使用0.6μm CMOS工艺、数模混合信号设计.与传统的漏电保护芯片相比,该设计功耗低(10mW),数字延时响应确保控制保护的精确性,且实现了多功能集成(如漏电/过压/过流的检测与保护,自动切换).此外通过可编程端,该芯片可以用在三级保护的不同场合,同时运用数字电路对输入信号的检测,提高了芯片的抗干扰性.     

A Novel Multi-Functional Leakage Current Protector IC Design

A novel type of leakage current protector chip,implemented in the mixed-signal 0.6μm CMOS process,is presented.This chip has the advantages of low power dissipation (10mW),accurate protection control based on digital response delay time and integration of multi-functions such as leakage current/over-voltage/over-load detection and protection,auto switch-on and so forth.Additionally,the chip is programmable to suit different threelevel protection applications with a high anti-interference ability.     

低漏电、高击穿电容的HDPCVD工艺研究

介绍了一种低漏电、高击穿电容的HDPCVD(ICPCVD)工艺,并对制备的电容进行了电性能分析和失效分析。通过优化确定了工艺的最佳反应条件,研制出的电容其击穿场强达到8.7MV/cm,在电压加到200V时其电容漏电小于0.5μA。通过与传统的PECVD工艺进行对比,充分体现了HDPCVD(ICPCVD)工艺生长介质的低温生长、低漏电、较高击穿场强、无H工艺等优点。随后的失效分析表明,电容上下电极金属对电容成品率有着很大影响。     

闭环程控直流电流源的设计

介绍闭环程控直流电流源的硬件组成和软件实现方法。单片机为系统主控核心,通过D/A转换器对压控电流源进行调控,采用电流/电压变换器MAX472实时采集输出电流值,经A/D转换器MAX197反馈给单片机,构成闭环控制系统。采用离散增量数字PID算法实现输出电流的精确控制,提高程控电流源的设计精度和调整精度。     

一种新型光电式电流互感器的设计

提出了一种新型有源型光电式电流互感器(OECT)的设计方案,采用了光电以及微机技术,集电流、电压、有功功率和无功功率等电网运行参量的测量于一体,同时还提供继电保护设备接口以及与远程控制计算机的数据通信接口.     

Design of Gate‐Ground‐NMOS‐Based ESD Protection Circuits with Low Trigger Voltage,Low Leakage Current,and Fast Turn‐On

In this paper, electrostatic discharge (ESD) protection circuits with an advanced substrate‐triggered NMOS and a gate‐substrate‐triggered NMOS are proposed to provide low trigger voltage, low leakage current, and fast turn‐on speed. The proposed ESD protection devices are designed using 0.13 μm CMOS technology. The experimental results show that the proposed substrate‐triggered NMOS using a bipolar transistor has a low trigger voltage of 5.98 V and a fast turn‐on time of 37 ns. The proposed gate‐substrate‐triggered NMOS has a lower trigger voltage of 5.35 V and low leakage current of 80 pA.     

CCD输出二极管反向漏电机理的研究

分析了CCD输出二极管反向漏电的机理,认为有三个途径造成CCD反向漏电：n^ 区通过SiO2漏电,n^ 区通过Si-SiO2表面漏电以及体内漏电。提出了解决漏电问题的方法,即控制好氧化、扩散、离子注入、光刻以及退火等工艺。