模拟专用集成电路（ASIC）

本文从ASIC的概念出发,说明有数字ASIC和模拟ASIC之分。论述了模拟ASIC的重要性和必要性,电路功能及所用元器件的复杂性和特殊性。就如何发展模拟ASIC,强调要发挥CAD的关键作用,做好软件实用化和建立数据库的工作;当前应建立实用的双极、CMOS、BiCMOS标准工艺线;要解决特殊测试问题和尽可能利用CAT技术。最后,望上级给予模拟ASIC应有的重视和扶植,促进IC产业协调发展。     

用FPGA实现的区间通信专用超大规模集成电路

FPGA是美国1985年开始发展的一项新技术,在ASIC领域获得广泛应用。但在我国则刚开始采用。本文概述了FPGA的基本特性和开发方法,并介绍了作者开发区间通信ASIC的成功经验。     

数字集成电路FPGA验证的若干研究

大规模集成电路的应用,促进了我国经济的快速发展,同时也带动了集成电路验证水平的提升。相对而言,数字集成电路是目前的主流,但在投入使用之前,必须采取一定的验证措施,以此来完成数字集成电路安全、可靠。目前,FPGA是比较常用的验证手段,其可以根据数字集成电路的具体要求,完成相关工作的进步。值得注意的是,未来的数字集成电路FPGA验证,还会涉及到更多的内容,应在验证手段上进行增加,并且在多方面实现验证水平的进步。     

XILINX推出（ISE）设计套件ISE 8．li以提升FPGA性能

赛灵思公司（Xilinx）今天宣布推出其深受欢迎的集成软件环境（ISE）设计工具套件8．li版，新版本增加了新的ISE Fmax技术，具有增强的物理综合能力，可提高Virtex-4和Spartan-3架构的性能和时序收敛特性。通过使用ISE8．li软件，设计者可将性能提升至比以前ISE版本平均高出10％到37％，与相比，并将使用Virtex-4 FPGA的性能提升至最高可超出竞争解决方案的70％。ISE8．li还对其业界唯一的局部重配置技术进行了增强，可实现更低的成本、更小的尺寸和更低的功耗。     

芯片集成设计流程——先进的专用集成电路设计（ACD）方法

本文件介绍采用cadence Virtuoso专用集成电路设计平台所适宜使用的芯片集成设计流程，Virtuoso设计平台适宜应用于集成不同设计门类的电路模块的全定制集成电路的设计；这些模块可能涵盖模拟电路．专用数字电路，RF电路，以及存储器电路／阵列等不同电路门类。该平台可以对这些不同     

一种超小型AES专用处理器的FPGA实现

提出一种基于FPGA的专用处理器设计.它是用于高级加密标准的超小面积设计,支持密钥扩展(现在设计为128位密钥),加密和解密.这个设计采用了完全的8位数据路径宽度,创新的字节替换电路和乘累加器结构,在最小规模的Xilinx Spartan II FPGA芯片XC2S15上实现了一个高级加密标准AES的专用处理器,使用了不到60%的资源.当时钟为70MHz时,可以达到平均加密解密吞吐量2.1Mb/s.主要应用在把低资源占用,低功耗作优先考虑的场合.     

用FPGA实现ARINC429接口和总线数据接收

针对目前ARINC429航空总线的应用研究现状,分析常用ARINC429协议芯片的特点,根据ARINC429总线的电气特性,采用光电藕合器HCPL－0631实现ARINC429接口和电平转换,并通过FPGA完成ARINC429总线数据的接收。重点介绍接口电路设计和FPGA中的软件开发,与传统的ARINC429总线数据接收系统相比,具有接口电路简单、具备一定的抗干扰能力、不受协议芯片速率限制等优点,此方法已成功应用于产品中,并对其他串行总线数据接收具有借鉴意义。     

用多片FPGA进行ASIC设计验证的分区和综合技术

本文将介绍如何在专业的验证软件Certify的帮助下，实现快速有效的用多片FPGA来进行ASIC设计验证。     

FPGA中查找表（LUT）的应用

ＦＬＥＸ １０Ｋ系列器件首次采用了查找表结构。本文讲述了如何利用ＦＬＥＸ １０Ｋ系列器件中的查找表结构,实现把复杂的卷积运算转化为移位相加运算。     

用CPLD实现SRAM工艺FPGA的安全应用

提出了一种利用CPLD产生的伪随机码来加密SRAM工艺FPGA的方法,并详细介绍了具体的电路和VHDL代码。     

（2,1,7）卷积码编译码器的FPGA实现

卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且（2,1,7）卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出（2,1,7）卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快。阐述了编译码器各模块的设计原理,并在ModelSim给出各模块的仿真测试结果。同时对译码器进行纠错性能测试,测试结果表明该Viterbi译码器有良好的纠错性能。     

手把手教你学CPLD／FPGA设计（十一）下

5．BCD-7段译码器 1）BCD-7段译码器简介BCD-7段译码器用于将BCD码译成LED数码管可直接显示的数字,根据数码管的不同（有共阴或共阳极的数码管）,共有两种不同的BCD-7段译码器。根据MCU＆CPLDDEMO试验板的电路原理,这里我们设计成驱动共阴极数码管的BCD-7段译码器。表8为共阴极数码管的段位与显示字型码及BCD码关系。     

用FPGA的电子密码锁

基于FPGA的数字密码锁,采用VHDL语言使用自上而下的方法对系统进行了描述,并在FLEX10K10LC84-4上实现。设计充分利用了FPGA可编程逻辑器件的资源可编程的特性,高效率设计出能满足特定要求的电子密码锁电路,并借助先进的VHDL综合工具synplify提高资源利用率。     

新潮电风扇专用集成电路应用大观（上）

本文系统地列出了近几年来国外厂家生产的程控电风扇和遥控电风扇专用集成电路的引脚、特点、电性能参数及典型应用电路。国内电风扇生产厂家可以利用这些集成电路设计出各式新潮电风扇，提高电扇的附加值。     

手把手教你学CPLD／FPGA设计（三）

一．可编程逻辑器件的设计流程 可编程逻辑器件的设计流程如图1所示,主要包括设计输入、综合、CPLD／FPGA器件适配、仿真和编程下载等。     

手把手教你学CPLD／FPGA设计（四）

开发软件的安装 一个单片机与CPLD／FPGA的应用系统设计完成后，接着便是软件编写及仿真调试。这里我们首先介绍要用到的有关软件的安装。     

手把手教你学CPLD／FPGA设计（六）

使用Quartus Ⅱ集成开发软件开发CPLD／FPGA的过程为：1．建立项目并选择器件。2．设计输入（原理图或硬件描述语言）。3．设计编译。4．仿真。5．引脚分配。6．编程下载。7。应用。