共查询到20条相似文献,搜索用时 15 毫秒
1.
晶圆级封装(wafer level package,WLP)具有在尺寸小、电性能优良、散热好、性价比高等方面的优势,近年来发展迅速。本文概述了WLP封装近几年的发展情况,介绍了它的工艺流程,得以发展的优势,并说明了在发展的同时,存在着一些标准化、成本、可靠性等问题,最后总结了WLP技术的发展趋势及前景。 相似文献
2.
3.
晶圆级芯片尺寸封装技术 总被引:1,自引:0,他引:1
杨建生 《电子工业专用设备》2007,36(6):26-30
尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。 相似文献
4.
5.
6.
7.
杨建生 《电子工业专用设备》2006,35(11):50-55
概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定条件之内。论述了封装结构、工艺流程及封装可靠性,并阐述了板级组装工艺过程和互连可靠性。 相似文献
8.
基于TSV技术的封装技术是目前MEMS产品、存储器、3D IC封装中的高端和热点技术.本文论述了在国内处于领先并正在量产化研究阶段的基于TSV技术的CIS芯片晶圆级封装工艺流程.通过理论分析和实验,重点研究了在封装流程中将铝刻蚀、去胶提前到金属镀覆之前的意义和所出现的镍滋生问题.研究表明,将铝刻蚀、去胶提前到金属镀覆之前可以缩短去胶时间,减少光刻胶的残留和金属镀覆层数;通过延长金属镀覆过程中每次UPW冲洗时间,在EN Ni中防止镀液结镍,并在镀锌时降低锌液的粘附性和镀锌后增加硝酸清洗步骤,即可消除镍滋生.以上研究对于提高封装效率和合格芯片率,降低成本是很有意义的. 相似文献
9.
10.
11.
Sally Cole Johnson 《集成电路应用》2009,(11):24-25
传统的MEMS长期依赖陶瓷封装,虽然行之有效,但MEMS产业已经酝酿向晶圆级封装(WLP)技术转变,而这一转变的部分驱动力则来自于越来越多的晶圆代工厂开始涉足于MEMS领域。 相似文献
12.
13.
在本文里,研究了圆片级芯片尺寸封装,使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术,在再分布层里和焊结处的热疲劳应力可以减小,使倒装芯片组装获得大的可靠性。 相似文献
14.
研究了圆片级芯片尺寸封装。使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术,在再分布层里和焊结处的热疲劳应力可以减小,使倒装芯片组装获得大的可靠性。 相似文献
15.
16.
17.
18.
本文主要介绍了一种新型的 CSP 高级封装——晶圆片级芯片规模封装技术(WLCSP)及其特点,并简述了 CSP 封装的主要特点及发展前景。 相似文献
19.
随着晶圆级封装的技术发展,其可靠性倍受关注,微凸点的制备作为晶圆级封装实现高密度引出端的关键技术,其制备过程及可靠性至关重要,明确微凸点相关失效的原因对于提升微凸点的可靠性十分关键。针对晶圆级微凸点的拉脱异常失效进行了分析,采用SEM和FIB等分析手段,确定凸点拉脱强度由不足是UBM金属层失效所致,针对UBM失效的根本原因进行了分析,确定存放环境中的水汽对UBM种子金属的侵蚀情况,明确了失效机理,并提出了相关的改进措施,对于提高晶圆级封装微凸点制备的可靠性具备一定的指导作用。 相似文献
20.
《微纳电子技术》2019,(3):248-252
为了提高MEMS陀螺的品质因数(Q值),提出了一种晶圆级真空封装工艺。先在陀螺盖帽晶圆上刻蚀出浅腔,然后在浅腔结构上制备钨(W)金属引线,再通过PECVD工艺淀积介质层,在介质层上制备钛/金(Ti/Au)键合环,最后将盖帽晶圆与制备好的结构晶圆完成金硅共晶键合,并利用吸气剂实现晶圆的长久真空封装。经测试,采用本方案的封装的气密性与金属层厚度紧密相关,调整合适的金属层厚度后可使真空泄漏速率小于2.0×10-12 Pa·m~3·s-1。此外,设计了一种特殊的浅腔阵列结构,该结构将金硅键合强度从小于20 MPa提升至大于26 MPa,同时可防止键合时液相合金向外溢流。对陀螺芯片的性能测试表明,该真空封装工艺简单有效,封装气密性良好,Q值高达168 540,满足设计指标要求。 相似文献