嵌入式处理器中分支目标缓冲器的研究与设计

针对嵌入式应用的特点,设计了一种基于RAM比较TAG的分支目标缓冲器(BTB),并通过硬件模拟方法(BTB控制逻辑用RTL实现,存储体用定制逻辑实现)研究BTB结构参数对BTB的性能、能耗以及对整个处理器系统的性能和能耗的影响,根据仿真结果选取应用于嵌入式处理器的最优BTB结构参数.根据该参数,进一步设计基于CAM比较TAG的BTB,经SPEC2000评测,相对于基于RAM比较TAG的BTB,基于CAM比较TAG的BTB可使功耗降低37.17%.     

"龙腾(R)R2"微处理器流水线的设计及优化

32位RISC微处理器"龙腾(R)R2"是西北工业大学航空微电子中心2005年设计的一敖自主知识产权的嵌入式微处理器,采用PowerPC体系结构,六级流水线,具有独立的数据Cache和指令Cache.文章介绍"龙腾(R)R2"处理器流水线的设计思想以及优化方案,重点介绍流水线中相关的解决方案、精确异常的实现以及流水线中指令预取级的设计与实现等.     

32位RISC微处理器"龙腾R2"浮点流水线的设计和实现

文章介绍了32位RISC微处理器“龙腾R2”浮点处理单元的体系结构和设计，重点讨论了乱序执行、乱序、结束的高性能浮点流水线设计。为了实现流水线中的精确中断响应，本文采用了一种基于操作数指数和操作类型的浮点异常预测的方法．根据预测结果决定流水线的发射策略。基于0．18μm标准单元综合的结果表明：采用该方法实现的浮点处理流水线．与顺序控制和基于Tomasub算法实现的浮点处理单元相比，整个FPU在付出较少硬件面积的情况下得到了理想的效果．满足功能和时序要求。     

一种gshare分支预测器的低功耗设计方法

功耗与性能在高端嵌入武计算系统中都是非常重要的设计指标。基于深度流水处理器中所使用的动态分支预测器的微结构特点，提出了一种利用分页技术来有效的降低gshare分支预测器的功耗的设计方法，详细分析了分支预测器的大小、分页数以及功耗、面积之间的内在关系。     

分支指令特性与分支预测器的性能研究

根据分支指令的特性,分析了分支行为与分支预测技术对单发射嵌入式处理器CPI栈(CPI stacks)组成的影响,并在RTL级设计了分支预测器的时序精确模型,通过硬件模拟方法对分支指令特性和分支预测器的性能进行了研究.实验考察了分支指令在分支预测器命中或缺失时的不同跳转统计特性,验证了分支预测器对CPI栈影响的理论推导,为单发射嵌入式处理器中分支预测器的设计与优化提供了精确的实验依据.     

“龙腾R2”微处理器流水线的设计及优化

32位RISC微处理器“龙腾R2”是西北工业大学航空微电子中心2005年设计的一款自主知识产权的嵌入式微处理器。采用PowerPC体系结构，六级流水线，具有独立的数据Cache和指令Cache。文章介绍“龙腾R2”处理器流水线的设计思想以及优化方案。重点介绍流水线中相关的解决方案、精确异常的实现以及流水线中指令预取级的设计与实现等。     

动态分支预测技术分析与量化研究

随着现代微处理器的流水线变得越来越深,指令发射宽度越来越大,预测失败所带来的时间代价和空间(功能部件)有效利用率损失也越来越大,预测准确率对流水线的性能的影响也越来越重要。为了量化研究不同动态分支预测技术的准确率,采用计算机体系结构模拟软件Simple Scalar和SPEC 2000 Benchmark,对2bC,GAg,PAg,GAp,PAp,G-share六种动态预测技术的分支方向和分支地址预测准确率进行了性能模拟与测试,最后对模拟结果进行统计分析,得出预测准确率与硬件实现复杂度之间的量化关系,为设计出具有高准确率和低复杂度的动态分支预测器提供了参考。     

100 Hz数字视频处理单元的设计与实现

设计了现行数字处理电视中从50Hz到100Hz的数字视频变换和处理电路，通过基于图像的存储、生成和倍速扫描的数字信号处理技术来实现改善图像质量的目的。     

分支预测与值预测在 VLIW处理器中的实现

为了降低超长指令字（VLIW）架构的平均跳转开销和平均访存时延,并减少VLIW程序的代码体积,提出了一种全新的将分支预测与值预测技术应用于VLIW架构的方法。首先分析现有超标量（Superscalar）架构中动态预测技术与V L IW架构中指令静态并行之间所存在的矛盾;通过拓展原有跳转指令和读内存指令,使之与不同的延时槽个数相对应,并根据不同的指令来阻塞流水线或延时写回寄存器,从而解决动态预测技术造成V L IW架构静态调度周期错乱的问题。基于Gem5仿真平台和清华大学Magnolia VLIW数字信号处理器（DSP）的基准测试程序实验表明,该分支预测与值预测技术能显著地提高VLIW架构的性能,缩小VLIW程序的代码体积。     

基于分支执行历史的循环缓冲低功耗方法

针对嵌入式处理器中指令Cache功耗显著的特点,提出了一种基于分支执行历史的循环缓冲低功耗方法.利用分支指令当前信息与分支执行历史信息之间的关系,实现了应用程序中循环的动态检测与加载.通过对取指通道的精确控制,该方法能够过滤大部分不必要的指令Cache访问,有效降低了指令Cache的功耗.在SuperV_EF01DSP上的实验结果表明,采用该方法后,在处理器性能没有损失的情况下,指令Cache功耗平均降低32.58%,面积仅增加8.31%.     

"龙腾"S2微处理器测试结构设计

介绍了"龙腾"52微处理器测试结构设计方法,详细讨论了采用全扫描测试、内建自测试(BIST)等可测性设计(DFT)技术.该处理器与PC104全兼容,设计中的所有寄存器采用全扫描结构,设计中的存储器采用内建自测试,整个设计使用JTAG作为测试接口.通过这些可测性设计,使芯片的故障覆盖率达到了100%,能够满足流片后测试需求.     

一种嵌入式RISC微处理器的整数部件设计

文章介绍了一种与ARM7TDMI兼容的32位嵌入式RISC微处理器核NPUARM的设计。重点讨论了其中的整数执行部件的设计，包括ALU、乘法器、桶式移位器、寄存器堆等重要执行部件。NPUARM的设计采用top—down方法,用Verilog HDL语言描述，经过仿真、综合、布局布线后，验证设计完全符合预定的结果。     

一种机载设备的中央处理单元模块的设计与实现

文章介绍了一种机载设备的中央处理单元模块设计与实现。机载设备通过RS422通讯接收飞行控制系统发来的指令信号,中央处理单元完成控制、数据解算、A/D转换等功能,将结果反馈给执行机构,从而实现机载设备的预期功能。本设备已在飞机上使用,使用结果良好,因此具有较强的参考性和实用性。     

海缆分支单元设备简介

本文将介绍海缆分支单元设备工作原理和应用场景, 并举例说明海缆分支单元混合应用案例,对最常用的光分插复用型海缆分支单元提出使用建议。     

UNICORE体系结构中动态转移 预测机制的研究与设计

本文采用投合预测器(Agree predictor)的设计思想扩展UNICORE体系结构,旨在评测转移预测器中各项配置对单发射流水线结构的性能影响,为UNICORE体系结构改进提供定量依据.实验基于系统级模拟器,综合转移预测策略和转移目标缓冲器行为进行完整模拟,结论对于其它采用单发射流水线结构的微处理器设计具有较好的借鉴意义.     

一种兼容微处理器指令译码单元的优化设计

针对与X86微处理器兼容的32位微处理器，研究设计了一种指令译码器。X86指令集结构复杂，串行译码方式实现简单，效率不高。本文在没有更改处理器体系结构的基础之上，把译码过程分成两个步骤，用多个译码部件实现并行译码．并简要证明方案的可行性。最后用VHDL硬件描述语言实现了设计思想，能够单拍译出一条不带前缀的指令，提高了译码效率。