基于传输电压开关理论的单栅极SET电路设计

在分析了单电子晶体管(SET)的I-V特性后,通过对SET背景电荷的设置,使之具有类似PMOS或NMOS的电学特性;同时将传输电压开关理论引入到SET的电路设计中,并用单栅极SET实现了该理论的基本运算电路.随后以异或门和一位比较器为例,利用这些基本运算电路,进行了基于SET的开关级电路设计.最后,利用Pspice软件验证了所设计的电路逻辑功能正确,设计方法可行;电路的输入输出高低电平一致,具有良好的电压兼容性,易于级联.仿真结果表明,与基于互补结构设计的SET电路相比,基于开关级设计的SET电路具有结构简单、功耗低、延迟小的特点.     

基于R-SET结构的逻辑门电路和触发器设计

提出一种基于单电子晶体管的新型电路结构--R-SET结构,并从R-SET结构的反相器着手对该结构电路的工作原理和性能进行了分析.构造出基于R-SET结构的或非门、一位数值比较器、SR锁存器和D触发器.通过对各电路进行SPICE仿真,验证了各电路的正确性.最后对R-SET和互补型SET 2种结构的D触发器进行性能比较,得出R-SET结构的D触发器具有结构简单,功耗低,延时小的特点.     

三值绝热门控串行数值比较器设计

通过对数值比较器、多值逻辑电路和绝热电路工作原理及结构的研究,提出一种新型的三值绝热门控高位先行串行数值比较器设计方案.该方案利用电路三要素理论,分别推导出构成三值绝热门控串行数值比较器的三值绝热文字电路和一位三值绝热数值比较器的元件级函数表达式及相应的电路结构.PSPCIE模拟结果表明,所设计的电路逻辑功能正确,具有绝热电路能量恢复的特点,将其与传统三值CMOS高位先行串行比较器相比,平均节省功耗约90%.     

基于互补型SET的通用阈值逻辑门设计

与MOS管相比,单电子晶体管(SET)具有超低功耗、超高集成度等优点,被认为是可能取代MOS管的新一代量子器件的主要竞争者.在简要介绍SET特性及通用阈值逻辑门(UTLG)的基础上,沿用CMOS逻辑电路的设计思想,提出了功能强大的基于互补型SET的三变量UTLG实现方案.利用一个UTLG辅之少量门电路就可实现全部256个三变量逻辑函数.通过实例说明了利用查表设计进行UTLG综合的过程.对所设计的SET电路进行了Pspice仿真,结果表明,基于SET的UTLG以及用UTLG实现的全比较器均具有正确的逻辑功能.     

基于线计算的全加器设计

随着集成电路特征尺寸的不断缩小, 互连线在芯片内部占的比重越来越大, 但是互连线仅用于数据传输, 芯片计算能力仍然需要依靠晶体管开关实现. 如何在有限的硬件资源内进一步提高芯片的计算能力, 已经成为当前集成电路设计的核心问题. 本文通过研究金属互连线间电容耦合效应, 采用互连线串扰现象完成逻辑运算的思想, 提出一种基于线计算的全加器设计方案. 该方案首先建立线计算模型, 通过调整反相器阈值和不同干扰线与受扰线之间电容耦合强度匹配技术, 采用相同线计算电路结构实现不同功能的逻辑门电路; 然后, 在逻辑门的基础上实现基于线计算的全加器; 最后, 在TSMC 65nm CMOS工艺下仿真验证. 结果表明, 所设计的线计算电路具有正确逻辑功能, 与传统设计方法相比, 线计算逻辑门具有更低开销, 且线计算电路具有抗逆向工程能力.     

基于CNFET的三值脉冲式D触发器设计

通过对脉冲式时序电路的研究,利用多值开关信号理论,设计基于碳纳米场效应晶体管的单边沿和双边沿三值脉冲式D触发器.该方案利用CNFET高速低功耗特征,结合多值逻辑电路的开关运算,简化函数表达式,优化电路结构,减少晶体管数量,达到了降低功耗的目的.经过HSPICE仿真结果表明,所设计的三值脉冲式D触发器具有正确的逻辑功能和低功耗特性.     

基于量子细胞自动机的三变量通用阈值逻辑门电路实现

新型纳米器件量子细胞自动机(QCA)是新一代电子器件强有力的竞争者.与CMOS相比,其组成的电路具有低功耗、高集成度和高速等优点.而与神经元结构功能相似的通用阈值逻辑门具有较强的逻辑功能.在介绍QCA结构、工作原理、逻辑器件以及三变量通用阈值逻辑门的基础上,提出了双输出三变量通用阈值逻辑门的QCA电路实现方案.通过设计实例展示了基于双输出三变量QCA通用阈值逻辑门的查表设计方法.利用双输出三变量QCA通用阈值逻辑门可实现3变量全部256个逻辑函数.设计的QCA电路均用QCA Designer软件进行了仿真模拟.结果表明所设计的电路具有正确的逻辑功能.     

基于电流型CMOS电路的阂值逻辑门

本文讨论了闭函数的定义和性质，简要地介绍了电流型CMOS电路的代数理论.在此基础上提出了用电流型CMOS电路实现闭值逻辑门的新方法.与以往的阂值逻辑门相比，它具有较简的电路结构.     

具有窄脉冲指示的通用逻辑探头电路研究

逻辑探头可用来确定数字电路各个端点的状态是高电平还是低电平 ,是未定义电平还是开路 . 本文归纳了以往逻辑探头电路存在的缺点 ,并在讨论通用逻辑探头电路设计原则的基础上 ,提出了一种具有窄脉冲指示的通用逻辑探头电路 .与现有产品相比 ,该电路不仅能适用于各种数字电路的测试 ,而且还具有比较理想的电气性能与简单的电路结构 .     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

基于CNFET的低功耗三值门电路设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的研究,提出一种基于CNFET的低功耗三值门电路设计方案.该方案在分析CNFET结构及其不同尺寸的碳纳米管对应于不同阈值电压特性的基础上,以多值逻辑理论为指导,设计基于CNFET的三值反相器、与非门、或非门等单元门电路,最后利用HSPICE对所设计的电路进行仿真.结果表明:所设计电路具有正确的逻辑功能,与传统三值门电路相比,三值CNFET门电路平均传输速度提高52.7%,平均能耗节省54.9%.     

基于MOS-NDR负阻器件的D触发器设计

负阻器件由于在电流 电压特性曲线中表现出独特的负微分电阻特性,从而大大增加了单个器件所能实现的逻辑功能.如果将其用于数字逻辑电路设计,尤其是触发器的设计,可有效减少器件的数目.通过分析CMOS工艺负阻器件MOS-NDR及单双稳态转换逻辑单元MOBILE的工作特性,设计了一个时钟上升沿触发的D触发器.采用TSMC 0.18 μm工艺对所设计的电路进行HSPICE仿真,仿真结果表明所设计的电路具有正确的逻辑功能.与基于MOS-NDR负阻器件的同类触发器相比,新设计的D触发器具有更稳健的输出和较强的抗干扰能力     

基于RTD可编程逻辑门的数字电路3层网络综合算法

随着集成电路的不断发展,CMOS器件的工艺逐渐达到其物理设计极限,研究新器件和新设计方法成为集成电路继续发展的必经之路. 阈值逻辑门因具有强大的逻辑功能而备受关注,共振隧穿二极管（RTD）因其负阻特性在设计阈值逻辑门时更具优势. 由于阈值逻辑门与二进制神经元模型有相似之处,因此可用神经网络模型实现逻辑函数,从而为电路设计提供新的思路. 对基于RTD可编程逻辑门的3层网络算法中的隐层综合算法进行了改进,提出采用汉明距离最大优先覆盖的方法对真向量进行覆盖,从而提高了真向量的覆盖效率,减少了隐层函数个数,并采用真假向量标记的方法简化了隐层综合算法.提出的算法比原隐层综合算法简单,进一步简化了基于RTD可编程逻辑门实现n变量函数的电路.     

基于PNP-PNP的二值BiCMOS通用驱动电路设计

首先提出了基于PNP—PNP的二值BiCMOS电路的一般结构,然后应用传输电压开关理论,从开关级设计基于PNP—PNP的二值BiCMOS通用驱动电路,进而设计二值全摆幅BiCMOS通用驱动电路,并运用所设计的二值全摆幅BiCMOS通用驱动电路设计各种二值全摆幅BiCMOS电路,例如：反相器电路、与非门电路和或非门电路．PSPICE模拟结果表明,所设计的电路不仅具有理想的逻辑功能,而且电路结构简单．更重要的是：该二值通用驱动电路可应用于任何其他二值BiCMOS电路的设计中．     

基于开关序列的RTD多值反相器设计

共振隧穿二极管(Resonant Tunneling Diode-RTD)本身所具有的负阻抗(Negative Differential Resistance-NDR)特性使其成为天然的多值器件.本文描述了RTD以及三端共振隧穿(Resonant Tunneting-RT)器件的伏安特性,介绍了元件用PSPICE软件的模拟方法,并以开关序列原理为指导思想设计出更为简洁的三值、四值反相器电路.设计出的电路具有低功耗和高速的特点,适合作为超高速大规模数字集成电路中的单元电路.     

基于忆阻器的SIMON轮函数电路设计

忆阻器由磁通量、电荷、电压、电流之间关系对称性推导得出, 被认为是继电阻、电容、电感之后的第四大无源元件, 具有记忆功能和非易失性等特点. 通过对忆阻器工作原理和电路模型的研究, 提出了基于忆阻器的SIMON轮函数电路设计方案. 该方案首先分析忆阻器模型结构和SIMON算法, 设计基于忆阻器的与、或、非门电路; 并在此基础上实现基于忆阻器的SIMON轮函数电路, 利用忆阻器的非易失性特性实现断点记忆功能; 最后在Cadence Virtuoso环境下, 仿真验证所设计电路的断电保存功能. 与传统CMOS电路比较, 基于忆阻器的SIMON轮函数电路减少了27.8%的元器件数量, 低功耗特性明显.