功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。     

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200 V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。     

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。     

0.18μm自偏置锁相环抗单粒子辐射加固技术研究

设计了一款抗辐射自偏置锁相环(PLL),对PLL电路中关键逻辑进行单粒子效应分析,找出敏感节点,再对这些节点进行加固设计。该PLL电路用SMIC 0.18μm 1P4MCMOS工艺实现了设计。加固后的电路在中国原子能科学研究院核物理研究所,选择入射能量为206MeV、LET为37MeV·cm2/mg的72 Ge离子进行了单粒子辐射试验。PLL未发生失锁现象,能够满足航天应用的需求。     

抗高能单粒子辐射加固的LC6508电路的研制

本文介绍抗单粒子辐射加固的１ＫＣＭＯＳＳＲＡＭＬＣ６５０８电路，对该电路进行了单粒子辐射试验，并就试验结果进行了讨论。     

关于中子辐射的单粒子翻转效应测试与加固研究

针对高能粒子入射半导体材料引发的辐射效应,从实验平台的设计对地面辐射试验进行了研究,通过对单粒子翻转效应的分析,制定评估方式,实验平台通过建立数据采集系统、数据分析系统,测试4种SRAM型的FPGA芯片在不同强度的中子辐照产生的影响,通过辐照试验?验证了试验方法、试验系统的有效性和可靠性。实验结果表明,在高强度的辐照下,单粒子翻转效应显著增多,需要采取防护措施及时修正,对FPGA芯片的使用及选型具有参考价值。     

抗SEB加固功率VDMOS的温度特性研究

仿真研究了300 V抗辐射功率VDMOS器件在不同缓冲层浓度、不同LET值下单粒子烧毁(SEB)效应的温度特性。结果表明,SEB的温度特性与LET值相关,LET值较小时(0.1 pC/μm),SEB电压呈正温度系数特性;LET值较大时(1 pC/μm),SEB电压呈负温度系数特性。重点分析了1 pC/μm LET时离化强度大的条件下SEB电压的碰撞电离分布和晶格温度分布,分析发现,功率VDMOS颈区JFET/P阱的pn结是SEB效应薄弱点,这得到了实验结果的验证。本模型计算的结果表明,当LET值大、器件工作温度高时,功率VDMOS器件的单粒子烧毁风险最大。该项研究结果为抗辐射加固功率VDMOS器件的应用提供技术参考。     

锗硅异质结双极器件单粒子效应与加固技术研究进展

锗硅异质结双极晶体管(Silicon-Germanium Heterojunction Bipolar Transistors, SiGe HBT)具有高速、高增益、低噪声、易集成等多种优势,广泛应用于高性能模拟与混合信号集成电路。同时,基区能带工程带来的优异低温特性以及良好的抗总剂量、抗位移损伤能力使其拥有巨大的空间极端环境应用潜力。然而,SiGe HBT固有的器件结构使其对单粒子效应极为敏感,并严重制约了SiGe电路综合抗辐射能力的提升。针对上述问题,综述了SiGe HBT单粒子效应及加固技术的研究进展,详细阐述了SiGe HBT单粒子效应的基本原理,分析了影响单粒子效应敏感性的关键因素,并对比了典型加固方法取得的效果,从而为抗辐射SiGe工艺开发和电路设计提供参考。     

抗单粒子辐射LVDS驱动器设计

为了减小单粒子效应对低电压差分信号(Low Voltage Differential Signal, LVDS)驱动器电路的影响,对LVDS内部模块电路进行单粒子脉冲仿真,找出电路中单粒子敏感节点,并进行单粒子加固设计。该电路基于0.18μm 1P5M CMOS工艺实现,传输速率为200Mbps,版图面积为464×351μm²,在3.3V电源电压下功耗为11.5mW。辐射试验采用Ge粒子试验,在入射能量为210MeV,线性能量转移LET为37.3MeV·cm²/mg辐射情况下,该LVDS驱动器电路传输数据未发生错误。     

功率VDMOS器件低剂量率辐射损伤效应研究

研究了抗辐射加固功率VDMOS器件在不同偏置条件下的高/低剂量率辐射损伤效应,探讨了阈值电压、击穿电压、导通电阻等电参数在不同剂量率辐照时随累积剂量的变化关系.实验结果表明,此型号抗辐射加固功率VDMOS器件在高/低剂量率辐照后参数的漂移量相差不大,不具有低剂量率辐射损伤增强效应.认为可以用高剂量率辐照后高温退火的方法评估器件的总剂量辐射损伤.实验结果为该型号抗辐射加固功率VDMOS器件在航空、航天等特殊领域的应用提供了技术支持.     

一种抗单粒子瞬态扰动触发器加固结构

提出了一种新型的电阻-电容抗辐射触发器加固结构(RC-DICE),并与DICE结构加固触发器、RDFDICE结构加固触发器进行了比较。测试电路利用0.18μm体硅CMOS工艺进行流片,单粒子验证试验在中国原子能科学研究院抗辐射应用技术创新中心进行。结果证明:新型抗辐射加固触发器在50 MHz工作频率下,单粒子翻转线性能量转移阈值≥37 MeV·cm~2/mg,能够满足航天应用的需求。     

功率VDMOS器件的SEB致SEGR效应研究

功率VDMOS器件是航天器电源系统配套的核心元器件之一,在重粒子辐射下会发生单粒子烧毁(SEB)和单粒子栅穿(SEGR)效应,严重影响航天器的在轨安全运行。本文在深入分析其单粒子损伤机制及微观过程的基础上,发现了功率VDMOS器件在重粒子辐射下存在SEBIGR效应,并在TCAD软件和¹⁸¹Ta粒子辐射试验中进行了验证。引起该效应的物理机制是,重粒子触发寄生三极管,产生瞬时大电流,使得硅晶格温度升高,高温引起栅介质层本征击穿电压降低,继而触发SEGR效应。SEBIGR效应的发现为深入分析功率MOSFET器件的单粒子辐射效应奠定了理论基础。     

高k栅介质增强型β-Ga2O3 VDMOS器件的单粒子栅穿效应研究

以增强型β-Ga₂O₃ VDMOS器件作为研究对象,利用TCAD选择不同的栅介质材料作为研究变量,观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al₂O₃和HfO₂栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm²/mg的重离子攻击,SiO₂栅介质器件则发生了单粒子栅穿效应(Single event gate rupture, SEGR)。采用HfO₂作为栅介质时源漏电流和栅源电流分别下降92%和94%,峰值电场从1.5×10⁷ V/cm下降至2×10⁵ V/cm,避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴,栅介质中的临界电场超过临界值导致了击穿,而高k栅介质可以有效降低器件敏感区域的碰撞发生率,抑制器件内电子空穴对的进一步生成,降低空穴累积的概率。     

沟槽型VDMOS的重离子辐射失效研究

空间辐射环境中含有各种高能带电粒子,高能带电粒子与电子器件相互作用可能引发单粒子效应（SEE）,单粒子效应中单粒子烧毁（SEB）和单粒子栅穿（SEGR）是两种最主要的单粒子事件。对重离子环境下的器件退化和失效进行了研究,分析了重离子环境下的失效机理,提出了重离子条件下的器件改善结构,同时完成了仿真和重离子实验验证,提升了MOSFET抗重离子能力。     

宇航用光纤辐射效应及加固技术进展

光纤陀螺中的光纤环是受空间辐射影响最严重的部件,辐射环境下光纤损耗增加及光传输性能下降会影响陀螺的测量精度,甚至造成陀螺失效。本文对光纤的辐射效应规律及机理进行了分析,介绍了掺杂杂质离子法、包层控制法、预辐照法、光褪色心法等光纤的加固技术,旨在为该领域深入研究提供参考。     

无结器件的单粒子辐射效应

介绍了一种新型沟道非均匀掺杂的双栅无结金属氧化物半导体场效应晶体管(MOSFET)。采用Sentaurus TCAD仿真软件对不同沟道掺杂浓度(NSC)的沟道非均匀掺杂双栅无结MOSFET和传统双栅无结MOSFET进行了电特性与单粒子辐射效应对比研究,并分析了不同源端沟道掺杂与源端沟道长度(LSC)下新型双栅无结MOSFET的单粒子辐射特性。仿真结果表明,新型双栅无结MOSFET的电学特性与传统双栅无结MOSFET相差不大,但在抗单粒子辐射方面具有优良的性能,在受到单粒子辐射时,可有效降低沟道内电子-空穴对的产生概率,漏极电流与收集电荷都低于传统无结器件,同时还可以降低寄生三极管效应对器件的影响。     

纳米器件单粒子瞬态仿真研究

利用计算机辅助设计软件,研究了不同条件下28 nm体硅器件的单粒子瞬态（SET）效应,分析了不同器件间距、线性能量转移值和粒子入射角度对器件SET效应的影响。随着器件漏极间距的减小,SET脉冲幅度和脉冲宽度随之减小。与垂直入射的情况相比,倾角入射下SET脉冲幅度和宽度的减小程度更加明显,电荷共享效应更加显著。仿真结果表明,合理调节反相器相异节点的器件间距,利用器件间的电荷共享可以有效减弱重离子产生的SET脉冲,减少单粒子效应的反应截面。     

TCAD结合SPICE的单粒子效应仿真方法

为解决传统集成电路抗单粒子加固设计中存在的不足,利用TCAD及SPICE软件,探索出一种单粒子效应仿真与电路抗辐射加固设计相结合的方法。该方法通过TCAD软件的器件建模、仿真单粒子效应对器件的影响,得出器件在单粒子辐射条件下的3个关键参数。利用SPICE软件将此参数转化为模拟单粒子效应的扰动源,进而指导电路抗单粒子效应的加固设计工作。通过对一款SRAM的加固设计及辐射试验对比,证明了该方法的正确性和有效性,同时也为以后单粒子效应设计加固提供了依据。     

反熔丝型FPGA单粒子效应及加固技术研究

在当今复杂电磁环境和强干扰的条件下,航空和航天装备的信号处理器件的逻辑可能产生意外翻转而产生功能失效,甚至导致系统工作状态异常,因此器件的可靠性至关重要.反熔丝型FPGA（现场可编程门阵列）因其低功耗、高可靠性、高保密性等特点,广泛应用于航空航天的电子系统中.文章在介绍反熔丝型FPGA的基本结构的基础上,对反熔丝型FPGA单粒子效应（SEE）进行了详细分析,提出了相应的SEE加固设计措施及实现方法.通过重离子地面加速试验对加固设计方法进行验证,试验结果及分析表明,加固设计方法可以有效提高商用现货（COTS）反熔丝型FPGA的可靠性,可以为同类型的电子系统设计提供有价值的参考.     

p沟VDMOS的设计及抗辐照特性研究

借助半导体仿真工具Silvaco中所提供的工艺摸拟器(Athena)和器件摸拟器(Atlas),及L-Edit版图设计工具,设计了一款击穿电压高于-90 V、阈值电压为-4 V的p沟VDMOS器件。经实际流片测试,器件的导通电阻小于200 m!,跨导为5 S,栅-源泄漏电流和零栅电压时的漏-源泄漏电流均在纳安量级水平,二极管正向压降约为-1 V。采用2-D器件仿真方法以及相关物理模型对所设计的p沟VDMOS器件的单粒子烧毁(SEB)和单粒子栅击穿(SEGR)效应进行了分析和研究,并通过对所获得的器件样片采用钴-60"射线源进行辐照实验,研究了在一定剂量率、不同总剂量水平条件下辐照对所研制的p沟VDMOS器件相关电学参数的影响情况。