共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
信号完整性(Signal Integrity)是指信号未受到损伤的一种状态,它表示信号质量和信号传输后仍保持正确的功能特性。良好的信号完整性是指在需要时信号仍能以正确的时序和电压电平值作出响应。随着高速器件的使用和高速数字系统设计越来越多,系统数据速率、时钟速率和电路密集度都在不断增加。在这种设计中,系统快斜率瞬变和工作频率很高,电缆、互连、印制板(PCB)和硅片将表现出与低速设计截然不同的行为,即出现信号完整性问题。信号完整性问题能导致或者直接带来信号失真,定时错误,不正确数据、地址和控制线以及系统误工作甚至系统… 相似文献
3.
设计人员比以往任何时候都更关注信号的完整性了。在当前的数字系统中,可靠地、逐个芯片地获取信号的困难与日俱增。信号完整性问题在Rambus和DDR一类高速总线中是不言而喻的,即使在较低速总线,它也会影响设计。为了避免这类问题,工程人员不只需要新的设计技术和技巧,他们需要新的测量功能和测试方法。他们还需要验证功能,确保产品有足够的设计容限,以便能顺利地进行生产。数字信号质量是信号以可靠地传输数字信息内容的方式从数字电路的一部分分布至另一部分的保证。“数字信号质量”使人联想起亲身能观察到的信号异常现象:包括… 相似文献
4.
5.
正如果你不仔细,那么信号完整性问题就可能再次烦扰你。专业软件可消除这一难题。当电子系统开始使用高速串行信道时,芯片与系统接口设计发生了根本变化。 相似文献
6.
7.
8.
9.
近期安捷伦为其54850系列示波器推出新的串行数据分析(SDA)软件包。用户可利用该SDA软件包进行观察和搜索,以及在高速串行数据流中的8B/10B符号码上触发。从而在远比手动处理模拟波形复杂的程度上,实现了与示波器的交互。SDA软件包包括软件时钟恢复和实时眼模板测试特性,这对于高速串行总线工作的验证是至关重要的,并且可与新的8B/10B解码能力联用。基于被恢复系统时钟,即可把串行数据流“折叠”到组合眼图中,然后按标准模板测试,再通过“展开”显示出模板测试失败的位置,最后利用8B/10B解码能力观看导致失败的活动。PCI-Express预… 相似文献
10.
针对高速电路信号完整性,在介绍信号完整性基本概念的基础上,重点研究了信号反射问题.分析了反射形成的原因和解决方法,阐述了信号完整性仿真分析的相关内容,最后结合实际的应用说明了利用Mentor Graphics公司的HyperLynx仿真工具解决信号反射的方法. 相似文献
11.
随着处理器能力的增强,对时钟和数据传输的速率要求也随之增强,否则处理器能力就很难得到发挥。但是如果此时在设计中不充分考虑信号完整性问题,就很可能带来性能甚至功能实现的问题,比如,调试中系统只能最高工作到某个频率,而这个频率却是低于系统最优工作频率的,即系统只能降额工作,通常该类系统在设计中很可能遇到了信号完整性问题。针对移动终端设计中(尤其是智能移动终端)的实际案例进行分析,包括进行了必要的仿真,有效解决了项目研发过程中所遇到的由反射和串扰引起的信号完整性问题,在此基础上,给出了工程设计中关于信号完整性设计的若干建议,作为后续相关高速信号完整性工程设计实践的参考。 相似文献
12.
微波通信中的信号衰落及其解决方法天津市市内电话局王秀瑞线路长度衰耗(dB)(km)2~6GHz8GHz10GHz12GHz14GHz250.1550.2020.2480.2950.373500.3110.4040.4960.5900.746750.4... 相似文献
13.
14.
Lalitha Oruganti 《电子产品世界》2005,(12):66-71
简介 信号完整性是高速系统设计的关键因素.较差的信号完整性会导致工程成本增加,延缓产品发布,降低产品收益.在当今要求产品能够及时面市的半导体市场上,忽略信号完整性可能会造成高达几百万美元的代价.高速系统中如何保持信号完整性无疑取决于对FPGA的选型. 相似文献
15.
Lalitha Oruganti 《电子产品世界》2005,(11)
简介信号完整性是高速系统设计的关键因素。较差的信号完整性会导致工程成本增加,延缓产品发布,降低产品收益。在当今要求产品能够及时面市的半导体市场上,忽略信号完整性可能会造成高达几百万美元的代价。高速系统中如何保持信号完整性无疑取决于对FPGA的选型。本文阐述Altera Stratix II的基准测试,测试结果表明,Stratix IIFPGA显示出良好的信号完整性;以及Altera的信号完整性设计过程,此技术优势在Stratix II FPGA中是如何体现的。以下三种设计层次上的几种因素会导致较差的信号完整性:$芯片级—不恰当的I/O缓冲设计、电流回路… 相似文献
16.
17.
18.
高速数字设计中的信号完整性问题 总被引:5,自引:0,他引:5
随着集成电路输出开关速度的提高以及PCB板密度的增加,信号完整性已经成为高速数字设计必须关心的问题之一。如何在设计过程中充分考虑到信号完整性的因素,并采取有效的控制措施,已经成为当今高速设计业界的一个热门课题。 相似文献
19.
EDA厂家认真对待信号完整性问题 总被引:2,自引:0,他引:2
Gabe Moretti 《电子设计技术》2001,8(1):48-52
电路中不要有浮动的连接,尤其是处理高速信号的链路,都应该汇接在印制电路板上。 相似文献
20.
文章针对高速数字电路信号完整性与电源完整性问题进行了分析,希望能够为高速数字产品的研究人员提供一定的参考。 相似文献