共查询到18条相似文献,搜索用时 62 毫秒
1.
使用TSMC0.18μm RF CMOS工艺,设计一个低电压折叠式共源共栅结构低噪声放大器(LNA).利用性能系数FoM(Figure of Merit)衡量其整体性能,并通过仿真找到使FoM最大的偏置电压.使用Cadence SpectreRF仿真表明,在0.9V电源下,2.4GHz处的反射系数良好.噪声系数NF仅为... 相似文献
2.
3.
4.
低电压高速CMOS全差分运算放大器设计 总被引:1,自引:1,他引:0
设计了一种低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路,以实现在高稳定性下的高增益带宽、大输出摆幅。在Cadence环境下,基于TSMC 0.25μm CMOS标准工艺模型,对电路进行了spectre仿真。在2.5V电源电压下,驱动1pF负载时,开环增益71.6dB,单位增益带宽501MHz,功耗4.3mW。 相似文献
5.
级联型低噪声放大器设计和优化的研究 总被引:1,自引:0,他引:1
文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上,通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响,进一步提出了对共栅级MOSFET的沟道宽度优化的必要性。最后,文章以一个工作于2.4GHz,0.5gm工艺的低噪声放大器设计为例,证实了前面理论分析的正确性,并根据低噪声放大器的主要设计指标给出了共源共栅结构下共栅级MOSFET的沟道宽度的优化方法。 相似文献
6.
7.
8.
本文介绍了一种1.5-V轨道-轨道CMOS运算放大器,该放大器采用了一种新颖的电流折叠共源共栅电路作增益级,使用一种电流跨导器作输入级,获得了低电源条件下的高电压增益和宽频带响应。在25-pF的负载电容下,它的静态功耗只有100μW,直流开环增益,单位增益带宽和相位裕度分别达到72dB,1.82-MHz和58度。 相似文献
9.
10.
低噪声高精度运算放大器输入级的设计 总被引:1,自引:0,他引:1
提出了一种用于低噪声、高精度运放输入级的先进JFET共源共栅结构,分析并验证了该结构在噪声、失调和漂移等方面的优良性能及其在减小芯片面积、提高集成度上的突出特点,并讨论了该结构在运放输入级中的应用效果。 相似文献
11.
设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm. 相似文献
12.
应用台积电(TSMC)0.18μm CMOS工艺模型,设计了一种2.4GHz全集成低噪声放大器。通过ADS(Advanced Design System)软件对电路进行了优化设计,仿真结果表明在1.8V电源电压下,工作电流约为6mA,输入输出匹配良好,在2.45GHz的中心频率下,它的噪声系数(NF)为2.605dB,增益(s21)为20.120dB。 相似文献
13.
14.
设计了一款工作在2.4GHz的可变增益CMOS低噪声放大器,电路采用HJKJ0.18μm CMOS工艺实现。测试结果表明,最高增益为11.5dB,此时电路的噪声系数小于3dB,增益变化范围为0~11.5dB。在1.8V电压下,电路工作电流为3mA。 相似文献
15.
2.4 GHz、增益可控的CMOS低噪声放大器 总被引:3,自引:0,他引:3
介绍了一种基于 0 35 μmCMOS工艺、2 4GHz增益可控的低噪声放大器。从噪声优化、阻抗匹配及增益的角度详细分析了电路的设计方法 ,讨论了寄生效应对低噪声放大器性能的影响。仿真结果表明在考虑了高频寄生参数的情况下 ,低噪声放大器依然具有良好的性能指标 :在 2 4GHz工作频率下 ,3dB带宽为 6 6 0MHz,噪声系数NF为 1 5 8dB ,增益S2 1为 14dB ,匹配参数S11约为 - 13 2dB。 相似文献
16.
提出了一种基于TSMC 0.18μm CMOS工艺的2.4 G频率下带负反馈的CMOS低噪声放大器。采用带有级间匹配的共源共栅电路结构,使放大器具有较高的增益和反相隔离度,并在输入端加入π型网络,保证较高的品质因数和信噪比。此外,该放大器在输出端引入反馈支路,有效地降低了密勒效应的影响。通过ADS软件仿真得到很好的结果:在1.8 V电压下,输入输出匹配良好,电路增益为为15.15 dB,噪声系数为0.62 dB,直流功耗为7.9 mW。 相似文献
17.
CMOS低噪声、低漂移、低失调运放是为"心电图机专用集成电路"而设计的,要求具有高输入阻抗、高CMRR、低漂移、低失调、尤其是低的1/f噪声。CMOS器件与双极型器件和JFET器件相比,通常有较大的1/f噪声电压。由于采用特殊的设计技术,使我们研制的CMOS运放具有较低的1/f噪声,且功耗较低。经研制及投片,实例得0.05Hz~250Hz等效输入噪声电压峰峰值小于2.5μV,±2.5V到±10V电源电压下输入失调小于1mV,共模抑制比110dB以上,完全达到设计指标。该运放可广泛用于生物医学电子学及其他需要低噪声运放的场合,在±2.5V工作时亦可作为微功耗运放使用。 相似文献
18.
提出了一种多频带低噪声放大器的设计方法,可用于集成多个频段于一部终端的通讯设备.它不同于以往的电路结构,而是由共栅极作为输入,与一个共源极MOS管构成两级放大器,并通过使用2 bit的控制信号控制电路中的MOS开关,以调节电路工作在900 MHz、1.7 GHz和2.4 GHz等三个不同的频带.电路使用先进的90nm工艺库进行仿真,结果显示各频带的增益均大于16 dB,噪声系数小于1.7 dB,三阶交调点IIP_3和1 dB增益压缩点分别大于-2.5 dBm和-15.5 dBm,电路同时具备了扩展并包含更多频带的能力. 相似文献