变化中的SoC设计流程

身处市场领先地位的SoC（系统单芯片）设计团队认为,“惯常的业务”已不复重现,强大的技术与商务力量（似乎独立于EDA供应商的路线图）,都在将SoC设计方法重新塑造为新的形式,并与仅仅几年前的最佳实践有非常大的差异。     

ASIC设计流程和方法

ASIC的复杂性不断提高,同时工艺在不断地改进,如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计,并且一次性流片成功,这需要一个成熟的ASIC的设计方法和开发流程.本文结合NCverilog,DesignCompile,Astro等ASIC设计所用到的EDA软件,从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC的设计方法,介绍了在编码设计、综合设计、静态时序分析和时序仿真等阶段经常忽视的问题以及避免的办法,从而使得整个设计具有可控性.     

富士通半导体推出顶尖定制化SoC创新设计方法

富士通半导体是世界级的ASIC供货商,多年来运用在业界累积的傲人成绩和专精技术,持续提供一站购足的完整定制化SoC解决方案,其中结合了先进设计建置、制造服务和系统级研究、开发支持等服务。透过上述解决方案,富士通半导体将能支持客户快速开发高效性能及省电的SoC器件。     

“SoC设计山寨化”背后：设计服务推动ASIC复苏

设计服务通过缩短并降低SoC设计的时间、成本和风险门槛,揭开TSoC设计的神秘面纱,推动了ASIC需求的复苏,同时也改变了Fabless在整个半导体产业链中的定位和价值。     

采用标准单元法的ASIC设计实例

ASIC设计方法可分为全定制和半定制两种。其中，半定制是一种约束性设计方式。目前广泛采用的半定制设计方法包括门阵列ASIC、标准单元ASIC和可编程逻辑芯片设计。文章主要针对后端工作，通过一个控制芯片的设计实例，介绍标准单元法的设计过程及重点步骤，并简单介绍了标准单元库的建立。     

Cadence为复杂的FPGA／ASIC设计提高验证效率

Cadence设计系统公司宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology（UVM）1．0业界标准的全面支持,600多种新功能扩展了指标驱动型验证（MDV）的范围,帮助工程师实现更陕、更全面的验证闭合与硅实现。     

SoC设计中的低功耗技术

SoC越来越成为设计的主流趋势，而应用系统对低功耗无止境的需求，使得SoC低功耗设计技术变得日益重要。本文首先介绍了低功耗的基本概念，包括原理、优化技术等，着重介绍了面向SoC的系统级功耗优化技术，最后展望了SoC低功耗设计的一些发展方向。     

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开放中的应用,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。     

主流ASIC设计流程

本文介绍目前流行的深亚微米主流ASIC设计流程．设计方法及相关流行的EDA工具轶件，着重讨论超大规模深亚微米ASIC设计过程中相关的仿真接术(Simulation)。逻辑综合（Logic Synthesis)，静态对序(Static Timing)分析和自动测试(Auto Test)技术。     

混合SoC设计

介绍了混合SoC(片上系统集成)的概念,重点阐述了混合SoC的设计流程和面临的问题,并对其解决方法进行了有益的探讨.     

基于多种EDA工具的ASIC设计流程

本文结合 RISC-CPU实例，采用华虹NEC提供的0．35μm3．3v的工艺库，介绍了利用多种EDA工具进行设计ASIC的实现原理及方法，其中包括设计输入、功能仿真．逻辑综合、时序仿真．布局布线．版图验证等具体内容。并以实际操作介绍了整个ASIC设计流程。     

0.9μm设计流程的提升

介绍了将0.9μm设计流程中的版图数据库缩到到0.6μm的过程，然后列出了使用0.6μm单元库所应作的流程的修改，主要包括布线和最终版图处理的过程，最后简单介绍了单元性能库的提升。     

ASIC测试设计简述

ASIC(专用集成电路)测试技术的特点,和门阵列电路一样,在于自动设计。目前仍然是这样:在前端设计结束以后,和掩模制造处理作业一起,在时间有限的试制开发周期之内完成测试程序的编制工作。因此,需要开发用于前道工序的模拟技术、P ＆ R工具的设计方法、以及同DFT(诊断功能测试程序)技术密切相关的测试自动设计工具。     

具有3280万门的SoC／ASIC原型系统

Quad S4TAI Logic Module是基于4个Altera Stratix IV820FPGA的SoC/ASIC原型系统。Quad S4TAI Logic Module能够容纳高达3280万门的设计并且拥有S2C第四代原型系统的所有优点,包括：电源管理机制,冷却机制,噪声屏蔽和方便的SD卡下载等。S2C电话：021-6887-9287http：//www.s2cinc.com MachXO2PICO开发套件简化了消费电子应用的设计MachXO2Pico开发套件可用于低功耗、空间受限的消费电子设计的样机研制。     

虹晶推出创新SoC设计流程的MCM技术

虹晶科技日前宣布推出MCM设计服务，以解决SoC设计在工艺及晶圆厂转换时，模拟IP不易取得的问题，以及多颗裸晶整合封装的需求，并提升虹晶SoC设计的整体服务广度。     

两种用于SoC设计中的PCI CORE的研究

PCI Local Bus是广泛使用的一种局部总线规范，也是一种工业标准。在IC设计中选择合适的PCI Core是十分重要的。本文对ALTERA和XILINX公司提供的PCI CORE的功能指标、接口和参考设计作了比较。     

从RTL到GDSII——基于CPF的完整低功耗设计流程

众所周知,目前集成电路的功耗正变得越来越高。电路功耗密度的增长速度十分惊人,使得功耗管理几乎对每一类设计都变成了一个日益严峻的问题。从ASIC设计的角度来看,面向SoC的高效功耗管理技术从架构设计阶段就成为IC设计的一部分,而低功耗实现的技术则需要应用于从RTL到GDSⅡ设计的每一阶段。本文将着重介绍基于通用功耗格式(CPF:Common Power Format)的完整低功耗设计流程。     

ASIC的设计方法和设计工具（下）

三、ASIC的设计方法和设计过程在当前世界集成电路市场上,有85％的ASIC是数字电路,下面以数字电路为例,阐明ASIC的一般设计方法和设计过程。电路设计过程从确定电路功能及规范开始,直到产生制备掩膜版的数据带,可以分成四个阶段:系统设计、逻辑设计、线路设计、版图设计。前两部分也称为逻辑级设计,后两部分统称为物理级设计。整个设计过程是从定义、概念和要求开始,逐步具体化,最后产生实用版图数据,每一步设计完成之后都需要作验证工作,以确保设计的正确性。系统设计也称为结构设计,是根据电路的总体要求作模块设计,确定每个模块的功能和指标,确定模块     

ASIC的设计方法和设计工具（上）

80年代以来,ASIC技术发展迅速,它是集成电路设计自动化、规范化以及制造工艺标准化的标志。ASIC的出现日益改变着电子产品的面貌,促进了微电子产业的革新。文章讲述了ASIC的设计方法和设计过程以及整机中应用ASIC的优越性,介绍了ASIC的CAD设计工具并指出ASIC设计是系统和电路工程师的新课题。