基于802.11a标准的CMOS正交调制器和上变频器

采用0.18μm CMOS工艺,设计并实现了应用于WLAN IEEE 802.11a的正交调制器和上变频器.正交调制器在传统的Gilbert单元基础上,采用负反馈跨导放大器来提高线性度;上变频器采用LC谐振网络作混频器负载来提高增益和电压输出摆幅.测试结果表明,在1.8V电源电压下,谐振频率点的1dB压缩点P1dB为-3.6dBm,功率转换增益为-3.6dB,电流消耗大约45.8mA.     

一种5 GHz WLAN CMOS正交调制器和上变频器的设计

介绍了应用于WLAN IEEE 802.11a的正交调制器和上变频器的设计,给出了详尽的优化方法。正交调制器在传统Gilbert单元的基础上,采用负反馈跨导放大器来提高线性度;上变频器采用RLC谐振网络作Gilbert单元负载来提高增益,增加电压输出摆幅。电路采用TSMC 0.18μm 6层金属混合信号/射频CMOS工艺实现。在1.8 V电源电压下,静态电流为30 mA。测试结果表明,在谐振频率点的1 dB压缩点P1-dB为-8 dBm,电压增益为-2.4 dB,本振泄漏小于-50 dBm。     

一种新型高线性度5 GHz WLAN正交调制器和上变频器的设计

提出了一种应用于IEEE802.11a无线局域网中的5 GHz高线性度新型正交调制器和上变频器.我们在正交调制器中运用了一种新型的结构来获得很高的线性度,在上变频器电路中,LC谐振网络充当负载来提高变频增益且增大输出电压的范围.电路采用JAZZ 0.18 μm 1P6M混合信号CMOS工艺实现,芯片版图面积1.01 mm×0.89 mm.后仿真结果表明,与以前相关电路相比,该电路的线性度有明显的改善:输入1 dB压缩点为2.48 dBm,变频增益为0 dB,1.8 V供电时的静态工作电流为32.5 mA.     

可用于无线局域网802.11a标准的5-GHz CMOS功率放大器设计

介绍了TSMC0．18μm CMOS工艺的功率放大器的设计,给出了仿真结果,版图照片和芯片键合测试方案。该电路采用三级差分放大结构,在其工作频段内满足绝对稳定条件,在3．3V电源电压下,增益为27．3dB,输入1dB压缩点为-7dBm,最大输出功率为19．3dBm,输入端反射系数S11=-30dB,可用于无线局域网802．11a标准的系统中。     

2.4GHz 0.35μm CMOS Gilbert下变频器

利用0 35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器.其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2 452GHz,2 45GHz和2MHz.测试表明:在3 3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为-11dBm.     

具有高可调增益范围的CMOS宽带中频调制器

利用TSMC 0 .2 5 μmCMOS混合工艺 ,针对超外差结构的无线宽带收发器 ,实现了一个能够工作在 5 0～6 0 0MHz的中频调制器 ,并对该调制器进行了仿真和测试。由于该调制器在输出端采用了一个具有高可调增益范围而且鲁棒性能好的可变增益放大器 (VGA) ,从而使得该调制器具有超过 70dB的增益可调范围。测试结果表明 ,该调制器能够工作在 5 0～ 6 0 0MHz的频率上 ,输出功率为 - 81～ - 10dBm ,最小增益的输出噪声为 - 130dBm/ Hz,最大增益的输出P1dB点为 - 4 .3dBm ,在 3V的电源电压下 ,电流功耗为 32mA。     

一种2.4GHz 0.35μm CMOS Gilbert下变频器

利用0.35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器．其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2.452GHz,2.45GHz和2MHz．测试表明：在3.3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为－11dBm．     

一种2.4GHz 0.35μm CMOS Gilbert下变频器

利用0.35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器.其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2.452GHz,2.45GHz和2MHz.测试表明:在3.3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为-11dBm.     

应用于802.11a的5.7GHz CMOS LNA设计

使用0.18μm CMOS工艺设计应用于802.11a WLAN的U-NII高频段5.7GHz的LNA.首先选取LNA结构,推导出噪声模型,然后选取在固定功率消耗下最小噪声系数对应的晶体管尺寸,再进行输入输出阻抗匹配和电路调整优化.在使用Bond Wire不加Pad时提供-22.014dB S11,-44.902dB S22,15.063dB S21,-39.44dB S12,2.453dB/2.592dB的噪声系数(NF),-4.1915dBm的三阶互调输入点(IIP3),-15.6dBm的功率1dB压缩点(P1dB)和10mW的功率消耗(Pd).完全考虑Bond Wire和Pad效应的性能参数也已经给出,但噪声系数恶化为3.21/3.23dB,S参数在电路调整优化之后变化不大,整体性能比较突出.     

基于正交上变频器的宽带DDS设计

数字直接频率合成器（DDS）广泛应用于雷达、对抗、通信等领域。利用2个DDS产生频率一致、相位正交的基带I、Q信号,通过正交上变频器,获得2倍于单个DDS带宽的宽带DDS,该方法有效提高了DDS的信号带宽。     

一种低功耗、高线性、双正交可调谐CMOS上变频混频器

针对便携式无线发射机的应用，给出了一种低功耗、高线性、双正交可调谐上变频混频器，采用双正交结构降低了电路对正交信号产生器失配的灵敏度。通过调节混频器的增益降低了电路对混频器增益失配的灵敏度，从而可以实现较高的镜像信号抑制。给出了该混频器应用于2．4GHz WLAN的电路拓扑，并使用UMC 0．18μm CMOS工艺作了仿真。在1．8V工作电压下，该混频器输出1dB压缩点为3．3dBm，功率转换增益为0．2dB，而功耗只有2．6mW。     

一种高线性度CMOS混频器的设计

采用线性化技术改进的混频器结构提高了线性度.采用TSMC 0.18 μm RF CMOS模型进行了电路仿真.仿真结果:在电源电压为1.8 V时,输入三阶截断点(IIP3)为10.3 dBm,输入1dB压缩点(P-1dB)为-3.5 dBm,增益为9.2 dB,单边带噪声系数为17 dB.     

一种应用于无线局域网的无源CMOS混频器

针对一种双平衡结构的无源CMOS混频器,分析了它的转换增益、噪声系数和线性等参数,在此基础上,推导了它的电路设计方程.设计了该混频器应用于2.4 GHz无线局域网(WLAN)的电路拓扑,并应用TSMC的0.18 μm CMOS工艺进行了仿真.结果显示,在1.8 V的工作电压下,该混频器具有非常出色的性能指标,转换增益最大为-1.2 dB,噪声系数为6.3 dB,1 dB压缩点为-4 dB,功耗小于1 mW.     

0.18μm CMOS工艺5 GHz WLAN功率放大器设计

介绍采用TSMC公司的0.18μm CMOS工艺应用于5 GHzWLAN(无线局域网)发射集中的功率放大器的设计方法,并给出了仿真结果。电路采用A类三级放大结构,在3.3 V工作电压下,增益为23.7 dB,1 dB压缩点输出功率21.8 dBm,最大功率附加效率15%,可望用于WLAN 802.11a标准的系统中。     

一种用于超高频RFID阅读器的正交下变频混频器的分析与设计

分析了共用跨导级的正交下变频混频器的性能,包括电压转换增益、线性度、噪声系数和镜象抑制比,分析表明其在电流开关模式下比传统的Gilbert混频器对具有更好的性能.设计并优化了一个基于共用跨导级结构的用于超高频RFID阅读器的正交下变频混频器.在915MHz频段上,该混频器测得12.5dB的转换增益,10dBm的ⅡP3,58dBm的ⅡP2和17.6dB的SSB噪声系数.芯片采用0.18μm 1P6M RF CMOS工艺实现,在1.8V的电源电压下仅消耗3mA电流.