一种低功耗嵌入式14位400MHz数模转换器

设计了一个14位刷新频率达400MHz,用于高速频率合成器的低功耗嵌入式数模转换器。该数模转换器采用5+4+5分段式编码结构,其电流源控制开关输出驱动级采用归零编码以提高DAC动态特性。该数模转换器核采用0.18μm1P6M混合信号CMOS工艺实现,整个模块面积仅为1.1mm×0.87mm。测试结果表明,该DAC模块的微分非线性误差是-0.9～+0.5LSB,积分非线性误差是-1.4～+1.3LSB,在400MHz工作频率下,输出信号频率为80MHz时的无杂散动态范围为76.47dB,并且功耗仅为107.2mW。     

一种双通道16位串行数模转换器电路设计

提出一种双通道16位串型数模转换器(Digital to Analog Converter,DAC)结构,该结构为电流舵与串电阻混合型DAC.设计采用4+6+6的分段方式,从结构角度能有效降低DAC的功耗,其中高4位采用串电阻型16选1的译码结构,中6位采用串电阻型64选1的译码结构,低6位采用温度计电流舵译码结构.并...     

一种新型节省芯片面积的数字插值滤波器的设计与实现

提出了一种插值滤波器的设计与实现的新方法,并最终将其实现.该方法适合于过采样数模转换器.为减小芯片面积及设计复杂度,采用一种等同子滤波器级联设计方法,并对其改进.同时,提出了一种新型的等同子滤波器实现结构,进一步减少了芯片实现所需的硬件.测试结果表明,芯片达到了设计指标,节省了芯片面积,并显示出良好的噪声抑制性能.该数字插值滤波器已经被成功应用于一款过采样数模转换器.     

8bitCMOS高速电流型数模转换器设计

系统分析了高速电流型CMOS数模转换器的设计方法.设计了一种采样率为100ms/s,分辨率为8bit,电源电压为3.3v的CMOS电流型DAC.采用同步锁存技术增加了转换速度.电路仿真结果表明在采样率为100Ms/s,输入信号从直流到Nyquist频率,无杂散动态范围(SFDR)为59dB.积分线性误差(INL)和微分线性误差(DNL)分别为±0.5LSB和±0.3LSB.在采样率为100Ms/s,电源电压为3.3v时的功耗小于300mw.电路采用0.3um标准CMOS工艺实现.     

∑-△数模转换器中插值滤波器的研究与设计

从16比特音频数模转换器中的插值滤波器结构分析入手,给出了通过采用半带滤波器、CIC插值滤波器和补偿滤波器等来降低电路复杂性的具体方法。该方法可使通带内信噪比（SNR）达到100dB以上,并能较好的抑制通带噪声。     

Σ-Δ数模转换器中插值滤波器的研究与设计

从16比特音频数模转换器中的插值滤波器结构分析入手,给出了通过采用半带滤波器、CIC插值滤波器和补偿滤波器等来降低电路复杂性的具体方法。该方法可使通带内信噪比(SNR)达到100dB以上,并能较好的抑制通带噪声。     

一种12位400 MHz电流开关型D/A转换器的设计

基于TSMC 0.25μm工艺、采用电流开关结构,设计了一个3.3 V 12位400 M采样率的D/A转换器。在电路中,设计了一种新的电压限幅结构,从而使其具有较好的动态性能。该D/A转换器在1 MHz输入信号下,无杂散动态范围(SFDR)达到83.75 dB;在12.5 MHz输入信号下,可获得70 dB的SFDR;在不同温度和工艺corner下,仿真得到的电路性能也都能达到上述指标。     

一种GSM无线发射系统中的低功耗数模转换器

针对GSM标准无线发射系统中数模转换器(DAC)的要求,分析了影响其性能和功耗的限制因素,并在SMIC 0·13μm CMOS工艺1.2 V电源电压下设计了一款10位电流驱动型数模转换器(Current-steering DAC).使用最佳拟合线的算法衡量电流源匹配的随机误差对DAC静态非线性的影响,使得DAC的电流源...     

一种100dB输出动态范围的1.5bit功率数模转换器

介绍了一种1.5bit的双声道过采样数模转换器.它把过采样数模转换器和D类功率放大器这两部分集成在一起,不需要额外的低通滤波器即可直接驱动耳机扬声器等语音设备.它无需消耗直流功耗,对于常用的8Ω扬声器负载,其最大输出功率可达436mW,输出动态范围大于100dB.该电路采用TSMC 0.18μm工艺实现.芯片面积为0.28mm2,其中数字电路的电源电压为1.8V,D类功率放大器的电源电压为3.3V.     

一种高速电流型CMOS数模转换器设计

设计了一种10位50MS/s双模式CMOS数模转换器.为了降低功耗,提出了一种修正的超前恢复电路,在数字图象信号输出中,使电路功耗降低约30%.电路用1μm工艺技术实现,其积分线性误差为0.46LSB,差分线性误差为0.03LSB.到±0.1%的建立时间少于20ns.该数模转换器使用5V单电源.在50MS/s时全一输入时功耗为250mW,全零输入时功耗为20mW,电路芯片面积为1.8mm×2.4mm.     

12位300MHz电流驱动型DAC

在电路误差、电路占用芯片面积相互折中和妥协的前提下提出了一种8+4结构的电流驱动型数模转换器.采用Q2 random walk方法设计了一个新型的双中心对称的电流矩阵,确保数模转换器的线性度.分析并求出了最佳电平交叉点,设计了电平钳位锁存器对开关电平限幅,DAC动态性能得到改善.在12位分辨率下,刷新率达到300MHz以上.     

A 12bit 300MHz Current-Steering CMOS D/A Converter

The proposed DAC consists of a unit current-cell matrix for 8MSBs and a binary-weighted array for 4LSBs,trading-off between the precision,speed,and size of the chip.In order to ensure the linearity of the DAC,a double Centro symmetric current matrix is designed by the Q2 random walk strategy.To achieve better dynamic performance,a latch is added in front of the current switch to change the input signal,such as its optimal crosspoint and voltage level.For a 12bit resolution,the converter reaches an update rate of 300MHz.     

200Ms/s 177mW 8位折叠内插结构的CMOS模数转换器

介绍了一个采用折叠内插结构的CMOS模数转换器,适合于嵌入式应用.该电路与标准的数字工艺完全兼容,经过改进的无需电阻就能实现的折叠模块有助于减小芯片面积.在输入级,失调平均技术降低了输入电容,而分布式采样保持电路的运用则提高了信号与噪声的失真比.该200MHz采样频率8位折叠内插结构的CMOS模数转换器在3.3V电源电压下,总功耗为177mW,用0.18μm3.3V标准数字工艺实现     

200Ms/s 177mW 8位折叠内插结构的CMOS模数转换器

介绍了一个采用折叠内插结构的CMOS模数转换器,适合于嵌入式应用.该电路与标准的数字工艺完全兼容,经过改进的无需电阻就能实现的折叠模块有助于减小芯片面积.在输入级,失调平均技术降低了输入电容,而分布式采样保持电路的运用则提高了信号与噪声的失真比.该200MHz采样频率8位折叠内插结构的CMOS模数转换器在3.3V电源电压下,总功耗为177mW,用0.18μm 3.3V标准数字工艺实现.     

一种1.5 V 8位100 MS/s电流舵D/A转换器

基于新型的低压与温度成正比(PTAT)基准源和PMOS衬底驱动低压运算放大器技术,采用分段温度计译码结构设计了一种1.5V8位100MS/s电流舵D/A转换器,工艺为TSMC0.25μm2P5MCMOS。当采样频率为100MHz,输出频率为20MHz时,SFDR为69.5dB,D/A转换器的微分非线性误差(DNL)和积分非线性误差(INL)的典型值分别为0.32LSB和0.52LSB。整个D/A转换器的版图面积为0.75mm×0.85mm,非常适合SOC的嵌入式应用。     

一种基于数字后台校准技术的14 bit 500 MS/s 数模转换器

Thelinearityofcurrent-steeringdigital-to-analogconverters（DACs）atlowsignalfrequenciesismainly limited by matching properties of current sources, so large-size current source arrays are widely used for better matching. This, however, results in large gradient errors and parasitic capacitance, which degrade the spurious free dynamic range（SFDR） for high-frequency signals. To overcome this problem, calibration is an effective method.In this paper, a digital background calibration technique for current-steering DACs is presented and verified by a 14-bit DAC in a 0.13 m standard CMOS process. The measured differential nonlinearity（DNL） and integral nonlinearity（INL） are 0.4 LSB and 1.2 LSB, respectively. At 500-MS/s, the SFDR is 70 dB and 50.3 dB for signals of 5.4 MHz and 224 MHz, respectively. The core area is 0.69 mm2and the power consumption is 165 mW from a mixed power supply with 1.2 V and 3.3 V.     

一种8位 76 mW 167 Msample/s流水插值A/D转换器

实现了一种适合手持式设备应用的8 bit模数(A/D)转换器,该A/D转换器采用了2级电容插值和斩波放大技术以降低正常工作模式功耗,流水放大和预平衡比较器技术有效地提高了采样频率.测试结果表明,该流水插值A/D转换器的微分非线性(DNL)和积分非线性(INL)分别为-1～1.63LSB和-1.66～2.05LSB,其总谐波失真(THD)、去除寄生动态范围(SFDR)和信噪加失真比(SNDR)分别为-43 dB、54 dB和36.7 dB,正常工作模式和等待模式功耗分别为76 mW和5 mW.该芯片采用中芯国际(SMIC)0.18 μm单层多晶六层金属混合CMOS工艺,芯片面积为1269 μm×885 μm.     

8位精度200MHz流水线结构CMOS电压比较器

提出了一种新颖的高速ＣＭＯＳ电压比较器的电路结构，它由一个差分输入组、两组串 ＣＭＯＳ锁存电路和两个ＣＭＯＳ倒相器所组成，并且在外部的三相不交叠时钟信号控制下进行流水线操作。整个电路根据标准的双吕布线１．５μｍ，ｎ阱工艺设计规则和工艺参数进行设计版图面积为为１００μｍ×８０μｍ。整个电路在５Ｖ单电源从电条件下进行具有８位精度的电压比较工作，在以最大采样频率（２００ＭＨｚ）工作时，功耗仅为１．２ｍＷ     

一种用于14bit 50MHz流水线模数转换器的CMOS采样开关

分析了影响CMOS采样开关性能的非理想因素,针对14bit 50MHz A/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC 0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.     

一种用于14bit 50MHz流水线模数转换器的CMOS采样开关

分析了影响CMOS采样开关性能的非理想因素,针对14bit 50MHz A/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC 0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.