基于FPGA的嵌入式三态以太网的设计

采用Xilinx的ISE、EDK设计工具,利用Virtex-5 LXT芯片实现嵌入式三态以太网.主要介绍了嵌入式以太网的系统结构,在硬件设计方面,详细阐述了基于EDK的嵌入式模块设计以及MARVELL的88E1111-RCJ物理层接口芯片的外围电路设计;在软件方面,详细阐述了采用VHDL进行MAC控制器的时序控制设计和采用C++进行MicroBlaze的嵌入式模块的设计,最后给出了仿真结果.     

基于FPGA动态自重构的嵌入式系统设计

本文提出了一种设计动态自重构系统的设计方法。这种方法可以有效地利用现有的IP核,将其经过处理就可以作为动态重构系统的可重构IP核使用。该方法可降低开发成本,缩短设计周期,同时应用动态重构技术的系统层设计是目前的研究热点。本设计使用Xilinx公司新推出的ISE8．2i、EDK8．2i和PlanAhead9．2．7FPGA开发工具,依托XUP Virtex-ⅡPro xc2vp30 FF896-7 FPGA开发板为平台,以其内嵌微处理器为核心搭建了一个可重构系统。该设计有3个重构区域,每个区域有至少两个配置文件,可根据需要在软件程序的调配下实现动态配置。由此系统功能的灵活性和硬件资源的利用率将得到改善。     

基于SOPC技术的高速数据采集系统的设计

提出了一种基于SOPC技术的高速数据采集和传输系统的解决方案.该系统通过在一片Altera公司Cyclone Ⅱ系列的FPGA芯片上配置Nios Ⅱ软核处理器、自定义的接口逻辑、传输模块和总线接口模块来实现其主要硬件电路,并利用软件集成开发工具IDE进行了系统软件设计.按该方法设计的数据采集系统,可以达到较高的数据采集速度和数据传输速度.由于采用了SOPC技术,该系统具有设计灵活、集成度高,以及较小的体积和较低的功耗等优点.     

FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。     

嵌入式FLASH IP核与DSP的接口电路设计与编程

简要介绍了嵌入式Flash存储器与DSP芯片的特点,提出了一种给DSP芯片替换内部嵌入式Flash IP核的方法,并给出了具体的硬件接口电路图,软件编程示例以及速度匹配,寻址空间不足等问题的解决方案。在实践中证明了方案的有效性。     

基于FPGA的混沌序列发生器的设计

本文提出了一种产生混沌序列的新方法:在FPGA嵌入式系统中设计了一个用于产生混沌序列的IP核。传统的混沌序列生成方法是通过软件编程实现,序列的生成速度较慢且占用资源较多。本文设计了一个IP核,利用硬件实现混沌序列的产生,提高了序列的产生速度。本文在Virtex-Ⅱ Pro开发平台上,运用EDK工具搭建了一个FPGA嵌入式平台,并添加了设计的IP核,验证了IP核的功能。     

在嵌入FPGA的IP核8051上实现TCP／IP的设计

介绍了如何将可综合的IP核8051嵌入FPGA的基本方案,着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议,从而实现远程调试的具体方法.利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序,而且还能通过8051实现TCP/IP对FPGA的远程调试.     

QuickLogic推出嵌入式SDIO IP和SDIO参考设计

QuickLogic公司宣布推出可嵌入QuickLogic微瓦FPGA产品系列EclipseⅡ的SDIO主控器IP核.为了进一步缩短客户产品设计的时间,QuickLogic同时还提供基于Eclipse ⅡQL8325和QL8150的SDIO参考设计.     

"中国芯"应从嵌入式微处理器IP核开始

微处理器设计是集成电路设计中最复杂,也最具有挑战性的工作。自七十年代Intel公司推出四位机4004以来,微处理器设计得到蓬勃发展。近年来,国外在微处理器设计上连续突破,推出一系列8位、16位、32位甚至64位微处理器。这些微处理器的推出使人     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于FPGA的参数化时域脉冲压缩IP核的设计

数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列（FPGA）的参数化时域脉;中压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式．使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据／系数的宽度、乘法器流水级数及各种工作模式的对称性的改变,从而使脉压电路的通用性大为增强。     

基于嵌入式Linux的气象数据采集系统的设计

气象数据采集系统是集计算机、通信及电子技术、工业控制为一体的综合探测系统。设计中充分利用了嵌入式Linux的特点。系统软件模块有数据采集模块、数据处理模块、数据通信模块和数据诊断模块。将嵌入式Linux操作系统引入气象数据采集系统的设计中 ,加速了系统的开发 ,方便了将来的功能扩展 ,提高了气象观测数据的及时性和准确性 ,实现了气象观测的自动化     

基于ARM9的道路交通数据采集系统设计

智能运输系统被公认为是当前解决我国大城市交通拥挤和提高道路安全的有效手段,而交通数据采集是ITS最为基础的环节。分析了国内外数据采集系统发展的现状和存在的问题,论证了交通数据信息采集系统的必要性,提出了交通数据采集系统的基本要求,详细论述了基于ARM9系列的S3C2410嵌入式系统平台来实现数据采集系统的设计,利用TCP/IP协议来实现数据传输及数据共享的实现方法,最后完成应用程序到目标平台的移植。     

基于SOPC的数据采集与处理系统设计

基于矿井地震勘探中对数据采集与处理的高性能要求,本文采用SOPC(可编程片上系统)技术设计了多通道数据采集与处理系统。系统采用24位模数转换芯片实现高精度数据采集;利用FPGA可并行运算的特点,实现数据信号的并行处理。系统设计灵活,具有便携性及同步性特点。该系统成功应用到矿井地震勘探中,得到了良好的效果。     

基于SOPC的波控系统设计展望

波束控制系统是相控阵雷达的一个重要组成部分，面对具有数千个天线单元的阵面，波控方案的选择尤为重要，它关系到系统的工作速度、性能指标、重量、功耗以及可靠性等诸多方面。根据多年的设计经验，结合相关领域的最新发展，给出了两种基于SOPC的相控阵雷达波控系统设计方案，并分别指出其优、缺点。     

一种基于内嵌TCP／IP的抄表器的设计

新型的基于Internet的嵌入式远程自动抄表系统是结合当前国内外自动抄表系统的技术状况提出的。与以往不同,该自动抄表系统是抄表器抄收智能仪表的数据后,利用小区已有的Internet网,将数据传送给上位机管理系统,最终实现住户与收费管理部门的通信。新型抄表器以W78E516B微处理器为硬件核心,将TCP/IP协议栈嵌入其中,并配以相应的应用程序,完成智能仪表数据的采集、存储、以太网传输等任务。     

嵌入式软件测试平台数据采集器的研究与设计

文中设计的嵌入武软件测试平台能够对多种嵌入式系统进行白盒测试.系统的核心部分--数据采集器采用FPGA与NIGS Ⅱ软核控制器设计,完成了比较器单元、锁存器单元、FIFO、数据压缩等逻辑功能,能够满足多种嵌入式目标软件的测试要求.     

基于SOPC技术的数据采集系统设计

SOPC是Ahera公司提出的一种灵活、高效的片上系统解决方案,它将处理器、存储器、I/O等系统设计所需要的组件集成到一个PLD器件上,构成一个可编程的片上系统.NiosⅡ是Altera公司推出的可以进行SOPC设计的处理器软核.文中提出了以FPGA为核心控制模块结合MAX125模数转换芯片,利用SOPC技术对FPGA进行设计.将NiosⅡ软核处理器嵌入到FPGA中,并编译集成其它模块实现高速数据采集系统的设计方案对FPGA的程序进行仿真,对系统硬件测试结果进行分析,证明系统可以稳定可靠的运行.