共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
3.
4.
5.
亚微米CMOS集成电路的ESD保护新结构 总被引:1,自引:1,他引:0
本文主要介绍几种新型的ESD保护结构,包括互补SCR结构,双寄生SCR结构,低触发电压,高触发电流的横向SCR结构等,利用这些结构可以对CMOS集电路的输入/输出进行有效地ESD保护。 相似文献
6.
7.
《现代电子技术》2015,(24):128-131
金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。 相似文献
8.
9.
10.
本文对深亚微米工艺所引起的集成电路抗静电能力下降的原因和传统保护电路设计的缺陷进行了深入的阐述,从制造工艺、保护电路元件和保护电路结构三方面对深亚微米集成电路中的ESD 保护改进技术进行了详细论述 相似文献
11.
为有效控制生产成本,减少工艺步骤,提出了在SiGe工艺中,用SiGe异质结双极型晶体管(HBT)代替传统二极管来实现静电放电(ESD)保护的方案。通过设计不同的HBT器件的版图结构,以及采取不同的端口连接方式,对HBT单体结构防护ESD的能力强弱和其寄生电容大小之间的关系进行了比较分析,并从中找出最优化的ESD解决方案。应用于实际电路中的验证结果表明,此方案在ESD防护能力达到人体模型(HBM)2 kV的基础上,I/O(IN/OUT输入输出)端口的寄生电容值可以做到200 fF以下,且此电容值还可通过HBT串联模式进一步降低。 相似文献
12.
随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战.从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计.设计中分析了传统输出端保护可能存在的问题,并采用稳妥的方法对输出端进行了保护.这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的.设计采用TSMC 0.18 μm工艺,测试结果验证了该设计的有效性. 相似文献
13.
《电子学报:英文版》2016,(6):1058-1062
The built-in Electro-Static discharge (ESD) protection circuits for Radio frequency identification (RFID) tag ICs are proposed.The ESD protection function is built into the rectifier and amplitude limiter.The rectifier and limiter are connected directly to the RF interface,and some transistors can discharge the larger current.These transistors can be used to build ESD protection circuits,through the redesign and optimization.The built-in ESD protection circuits can improve the ESD protection level and reduce the layout area.The circuits have been fabricated in 0.18μm CMOS process.The test results show that the built-in ESD protection circuits work well under 4kV ESD pressure and save as much as 72% of the layout area compare with foundry standard ESD protection cells. 相似文献
14.
从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路.在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构.该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离. 相似文献
15.
16.
一种新型互补电容耦合ESD保护电路 总被引:1,自引:0,他引:1
提出了一种改进型的基于亚微米工艺中ESD保护电路,它由互补式电容实现,结构与工艺简单。电路采用0.6μm1P2MCMOS工艺进行了验证,结果表明,ESD失效电压特性有较明显改善,可达3000V以上。 相似文献
17.
静电放电(ESD)就是一定数量的电荷从一个物体(例如人体)传送到另外一个物体(例如芯片)的过程。这个过程能导致在极短的时间内有一个非常高的电流通过芯片,35%以上的芯片损坏都可以归咎于此。因此,在电子制造行业里保护芯片免受静电放电的损害是非常重要的。实际上,很多公司在各种不同电子应用中都遇到了如何应对急速增长的静电防护需求的问题。针对ESD机制和防护作了一个较全面的介绍,包括ESD原理、电流产生、危害、防静电工艺要求等。 相似文献
18.
静电释放(ESD)就是一定数量的电荷从一个物体(例如人体)传送到另外一个物体(例如芯片)的过程。这个过程能导致在极短的时间内有一个非常高的电流通过芯片,35%以上的芯片损坏都可以归咎于此。因此,在电子制造行业里保护芯片免受静电释放的损害是非常重要的。实际上,很多公司在各种不同电子应用中都遇到了如何应对急速增长的静电防护需求的问题。文章针对ESD机制和防护做了一个较全面的介绍,包括ESD原理、电流产生、危害、防静电工艺要求等。 相似文献