CMOS掉电保护电路

介绍了一种提高单片机运行可靠性的片内掉电保护电路，该电路可以检测电源电压的降低状况，并按规定的要求在电源电压降至下限阈值时启动内部复位产生器，从而复位ＣＰＵ并保证使其处于复位状态直至电源电压恢复正常。该ＣＭＯＳ掉电保护电路由取样电阻、１．２Ｖ参考电压源和ＣＭＯＳ电压比较器组成，并结合片内复位逻辑完成掉电保护功能。     

CMOS静态RAM的掉电保护

在数据采集、过程监测与自动记录、自动化仪器仪表等领域,经常需要对采集的数据、运行的状态以及计算的中间结果等采取必要的保护措施,以防止由于供电系统突然断电导致信息的丢失。对于造价较高的微机系统,可采用不间断电源(UPS)对系统进行一定时间的保护,但对于需长时间保存RAM中的信息,上述方法已不适用,这时可以采用后备电池给RAM供电,从而保护必要的内容。微型计算机主机使用的RAM可分为两大类,一类是动态随机存贮器(DRAM),另一类是静态随机存贮器(SRAM)。DRAM工作时需要时时对其内容刷新,否则信息就丢失。一般说来,刷新信号来自CPU,这样要使DRAM的内容不丢失,不仅要给DRAM供电,而且还要使系统不断电,显然耗电大,不宜用后备电池保护。SRAM的内容在微机工作时不需要刷新,只要其电源电压不掉电就可以长久保持。对于CMOS静态RAM来说,在静态时消耗的电流仅是微安级,若采用常用的5号电池,也可以给CMOS静态RAM供电两年以上。由于CMOS电路工作可靠、耗电省、可以方便地与TTL电路匹配,而且用电池供电成本低,更换方便,所以下面介绍经常使用的几种CMOS静态RAM的掉电保护的方法。     

掉电保护的电路设计

本文对掉电保护这一难度较大的课题通过几套具体电路的详细分析和对比。最后给出了价廉、简单而可靠的电路，并给出了本人在实践过程中的一些经验供同行借鉴。     

精密CMOS带隙基准及过温保护电路设计

设计了一款带有软启动电路的精密CMOS带隙基准源,并且利用PN结正向导通电压具有负温度系数和基准源提供的偏置电流具有正温度系数的原理实现了过温保护功能。采用UMC公司0.6μm 2P2M标准CMOS工艺进行设计和仿真,HSPICE模拟表明带隙基准的输出电压为1.293 V,且具有较高的精度和稳定性。在1.5V~4.0V的电源电压范围内基准随输入电压的最大偏移为0.27 mV;在-40℃~120℃的温度范围内,基准随温度的变化约为4.41 mV;基准的输出启动时间约为25μs;当工作温度超过160℃时过温保护电路将输出使能信号关断整个系统。     

一种CMOS带隙基准的软启动电路设计

该文设计了一种应用于CMOS带隙基准的软启动电路,使电压基准能够快速、稳定地启动,并在其达到1V左右时自动关闭,对基准电路不产生影响,从而实现了软启动功能。采用Hynix0.5μmCMOS工艺和Hspice软件进行仿真后表明,设计的电路满足设计指标要求,具有优良的性能。     

非带隙低功耗低温漂CMOS电压基准电路设计

通过Vth与VT(热电压)相互补偿原理,提出一种新型非带隙CMOS电压基准源,其输出基准电压具有极低温度系数.采用0.34μmFoundry18工艺模型和Candance Spectre EDA工具对电路进行模拟验证,获得以下结果:输出电压为552.845mV(T=27℃,VDD=3.3V),温度系数为1.98ppm/℃(-30℃℃～+130℃),功耗为21.85μw.电源电压从2.5V变到4.5V,输出电压的变化为0.15％(相对于VDD=3.3V时的输出).该电压基准源可望应用于高精度、低功耗IC系统的设计研发.     

低压CMOS LDO稳压电源电路设计

此次研究提出了低压CMOS LDO稳压电路电流优化设计流程,现有稳压电源电路与传统的CMOS LDO稳压电流电路相比较而言,低压CMOS LDO引入了低压带隙基准电路。确保在分解该稳压电源电路的设计过程中,构建完整的电源电路设计框架,在完成低压带隙基准电路分析之后,提出优化设计方案。通过具体的电路仿真,得出仿真优化结果。     

高精度CMOS带隙基准电压源电路设计

设计了一种应用于集成稳压器的高精度带隙基准电压源电路。采用共源共栅电流镜结构以及精度调节技术,有效提高了电压基准的温度稳定性和输出电压精度。经Hynix 0.5μm CMOS工艺仿真验证表明,在25℃时,温度系数几乎为零,基准电压随电源电压变化小于0.1 mV;在-40~125℃温度变化范围内,基准电压变化最大4.8 mV,满足设计指标要求。     

一种高电源抑制比低噪声快速启动的CMOS带隙基准电路设计

针对集成稳压器、射频电路等对精密电压基准的需求,本文设计了一款新型CMOS带隙基准电路.在降低高频噪声,增强输出对电源纹波抑制能力的同时引入快速启动电路,改善了RC滤波电路限制基准启动速度的问题.采用Hynix 0.5μmCMOS Hspice模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,噪声只有8.5μVrms,电源抑制比(PSRR)为100dB左右,启动时间在100μs以内.     

测控系统的掉电保护设计

提出了掉电后继续工作时间可设定的思想和新的掉电监测方法，介绍了测控系统可靠掉电保护硬件设计方案和软件编程思想。     

一种低压CMOS LDO稳压电源电路

提出了一种低压CMOS LDO稳压电源电路。与常规CMOS LDO稳压电源电路相比,该电路有两个主要特点:引入了低压带隙基准电路;将带隙基准电路置于串联稳压管后端。通过上述设计,提出的稳压电源电路能在输出电压较低的情况下提供较稳定的输出,同时也能提供稳定的偏置电压及具有较高PSRR的基准输出。对电路进行了仿真,并给出了仿真结果。     

一种低压CMOS带隙电压基准源

设计了一种与标准CMOS工艺兼容的低压带隙电压基准源,该电路应用二阶曲率补偿,以及两级运算放大器,采用0.8μm BSIM3v3 CMOS工艺,其中,Vthn=0.85 V,Vthp=-0.95 V。用Cadence Spectre软件仿真得出:最小电源电压1.8 V,输出电压590 mV,在0~100℃范围内,温度系数(TC)可达15 ppm/℃,在27℃时输出电压变化率为±2.95 mV/V。     

SRAM的掉电保护电路

ＳＲＡＭ的掉电保护电路华中理工大学朱永辉采用ＣＭＯＳＩ艺集成制造的静态随机存取存储器（ＳＲＡＭ），具有功耗低、存取时间短等优点，大大降低了它对系统电源的要求；因而在微机化测量和控制系统中得到了广泛的应用。由于实时性、可靠性、安全性等方面的技术要求，系...     

一种实用的掉电检测和保护电路

文章详细地讨论了一种用电源监测芯片ＭＡＸ７０９和实时时钟芯片ＤＳ１２８８７构成的掉电检测和保护电路，以及它在单片机系统中的应用实例。     

一款超低噪声快速启动的CMOS带隙基准电路设计

设计了一款主要应用于集成稳压器的精密CMOS带隙基准电路。在降低高频噪声、增强输出对电源纹波抑制能力的同时引入快速启动电路,改善了RC滤波电路限制基准启动速度的问题。采用HYNIX 0.5ΜM CMOS HSPICE模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,噪声只有8.5ΜV(RMS),电源抑制比(PSRR)为100 DB左右,启动时间在100ΜS以内。     

CMOS/SOS集成电路输入保护电路设计

本文描述了一种CMOS/SOS集成电路输入保护电路的设计方法。根据保护电路原理,计算了不同保护电路的保护能力,并用实验加以证实。     

基于DS1216E的掉电保护和时钟基准的设计及应用

DS1216E是美国DALLAS公司推出的一款具有日历时钟功能、非易失存储器控制电路和嵌入式锂电池COMS集成器件。文中介绍了DS1216E的功能特点,给出了基于单片机80C196KC控制的油库掉电保护和时钟基准的系统设计方法。     

新型电流微调CMOS带隙基准源的设计

介绍了一个新型PTAT电流微调并具有关断模式的CMOS带隙基准源,通过数字控制信号逻辑的改变,可实现1.20～1.27V的基准输出。该带隙基准源采用TSMC0.18μm工艺进行电路和版图设计。仿真结果显示,在输出基准为1.24V的情况下,带隙基准源在-40～125℃,所有工艺角下的最大误差为23.07mV,其中tt工艺角下的温度系数为21×10-6/℃。电源电压为1.8V时,电源电流为63μA;关断模式下电流为93pA。10kHz的电源抑制比为44dB。     

基极电流补偿曲率校正的0.13μm CMOS带隙基准源

带隙基准是各种模拟/数模混合集成电路中的基础性组成部件,其温度稳定性是决定整体电路性能的重要因素之一。使用级联三极管的带隙基准结构能够有效的降低运算放大器输入失调对基准电路稳定性的影响。但是在CMOS工艺中,由于三极管器件的放大倍数值较小,“发射极-基极”电流对集电极电流的分流作用较为显著,致使基准电压输出存在较大的温度漂移。针对这个问题,提出了一种自适应的基极电流补偿的技术,能够有效的提高级联三级管的带隙基准电路中输出基准电压的温度稳定性,实现基准电压的温度响应曲线的曲率校正。基于0.13μm CMOS工艺的实现结果表明,输出基准电压的温度稳定性可达到6.2ppm/℃（-40℃～125℃）,输出基准电压1.238V。     

低压低功耗CMOS带隙电压基准及启动电路设计

介绍了一种低压电流模带隙电压基准电路,并提出了一种新颖的启动电路结构.电路采用预先设置电路工作点和反馈控制相结合的方法有效地克服了第三简并点的问题,从而保证电路能够正常工作.文中给出详细的分析和电路实现,并给出了一种电路简并点和启动裕度分析的SPICE仿真方法.电路采用0.25μm CM0S工艺设计并流片.最后对电路的测试结果进行了比较和分析.