一种大电流高输出阻抗电流镜的设计

设计一种增强型的共源共栅电流镜。通过放大器的负反馈,这里设计的电流镜在不增大基本电流镜输入阻抗的基础上,具有比传统电流镜更高的输出阻抗和更高的电流匹配精度,同时该电流镜也有高于传统共源共栅电流镜的输出电压摆幅。采用CSMC 0.5μm CMOS工艺,在3.3 V电源电压,输入电流为10 mA时,该电流镜的输出阻抗达到200 MΩ以上,输出电压摆幅为0.2~5 V,电流匹配精度误差小于0.016%,电流一致性误差小于0.5%。     

新型高精度CMOS电流比较器

分析了当前几种高性能CMOS电流比较器的优缺点,并设计了一种新颖的电流比较器电路。该电路由3部分组成,具有负反馈电阻的CMOS反相放大器、1组乙类推挽放大器和1组甲乙类推挽放大器。由于CMOS反相放大器的负反馈电阻有效地减小了输入级电路的输入、输出阻抗,从而使得电流比较器的瞬态响应时间变短,反应速度加快。在CSMC 0.35μm模拟CMOS工艺模型下,使用HSPICE仿真器对电路进行仿真,结果表明设计的CMOS电流比较器与目前报导的最快的电流比较器延时几近相等,而且可识别的电流精度高于常见的几种高精度电流比较器。     

一种改进型有源电流镜的设计

在分析输入-输出箝位型电流镜性能的基础上，提出了一种改进型电流镜电路。通过Austria MIckro Systeme 0．61μm n 井CMOS工艺的MSIM3v3模型参数的specteS防真结果表明在5个数量级范围内．其分辨率都在10bit以上(误差小于I／2LSB)，可用于5MHz抽样速度的ADC电路中。     

仿真电流镜输入偏置电流的方法

仿真电流镜的输出偏置电流是很简单的.您只需加上输入电流和测量输出电流,再计算它们的差就行了.然而,输出偏置电流不等于输入偏置电流,尤其当电路不是1:1电流镜时.高度精确地仿真输入偏置电流是比较复杂的.假设您正在处理1:1电流镜,并且想知道需要什么样的输入电流来得到10μA输出电流.在理想情况下,假如输入偏置电流为零,则输入电流是10μA.然而,由于双极晶体管的β值有限、输出阻抗有限以及失配等原因,输入偏置电流不等于零.图1所示设计,仿真精度高,仿真时间短.     

一种新型的电流极限比较器

本文为开关电源设计了一种新型的电流极限比较器,其利用电流镜、cascode结构及MOS管的电阻特性使某一随时间变化的工作电流直接与多种基准电流相比较,从而确定多个工作电流极限值。该电流比较器无需将电流转化成电压再进行比较,实现了真正意义的两种电流直接比较。该电路结构不需要开关管和电阻网络,极大地降低芯片面积和成本,同时具有低功耗和高精度的优点。     

高频下保持高输出阻抗的双极电流源

基于仪器和运算放大器的传统电流源和电压/电流转换器在低频下提供很高的输出阻抗,这是因为放大器具有良好的低频CMRR(共模抑制比)。在较高频率下,降低的CMRR、固有的输出电容、转换率的局限性阻止了高质量电流源的实现。     

一种增益提升和摆率增强的电流镜放大器

针对低压低功耗条件下传统电流镜运算放大器电压增益和摆率严重降低的问题,提出了一种新型增益提升和摆率增强的CMOS电流镜放大器,并对其小信号增益和摆率进行了详细分析。理论分析表明,在不影响单位增益频率和相位裕度等小信号特性的同时,极大地提高了增益和摆率。仿真结果表明,与传统的CMOS电流镜放大器相比,该新型CMOS电流镜放大器的增益提高了15 dB,正、负摆率分别提高到传统放大器的146倍和187倍。     

一种新型全向高增益天线设计

通过对一个2.4GHz,4单元全向天线的研究设计,给出了一种具有良好一致性和高增益全向特性的新型印刷天线结构,并做出了实物样机.实验结果证明,该天线具有良好的全向特性和高增益特性,从而解决了全向高增益天线阵设计较为复杂、工程实现较为困难这一问题,说明该方法是有效可行的.设计的新型天线对于WLAN通信具有很高的实用价值.     

一种低噪声,高增益放大器的设计

适合于不同应用场合的放大器种类很多,设计的侧重点不同。本文针对通信系统、信号检测中广泛应用的低噪声、高增益放大器,扼要地阐述这类放大器的设计方法,并给出设计实例。     

一种高增益低噪声CMOS混频器设计

设计了一种基于跨导互补结构的电流注入混频器,通过在吉尔伯特混频器电路的本振开关管源极增加PMOS管形成电流注入电路减小本振端的偏置电流,改善电路的闪烁噪声和增大电路的增益.采用SMIC 0.18μm标准CMOS工艺设计.在本振(LO)信号的频率为1.571 GHz,射频(RF)信号频率为1.575 GHz时,混频器的增益为17.5 dB,噪声系数(NF)为8.35 dB,三阶交调截止点输入功率(IIP3)为-4.6 dBm.混频器工作电压1.8 V.直流电流为8.8 mA,版图总面积为0.63 mm × 0.78 mm.     

一种新型高速电流比较器的研究与设计

针对传统电流比较器速度慢、精度低等问题,提出了一种新型CMOS电流比较器电路。采用CMOS工艺HSPICE模型参数,对该电流比较器的性能进行了仿真,结果表明当电源电压为3．3V,输入方波电流幅度为0．3μA时,电流比较器的延时为5．2ns,而其最小分辨率达0．1nA。该比较器结构简单、速度快、精度高,适合应用于高速高精度电流型集成电路。     

一种高速高精度CMOS电流比较器

针对传统电流比较器速度慢,精度低等问题,提出了一种新型CMOS电流比较器电路。我们采用CMOS工艺HSPICE模型参数对该电流比较器的性能进行了仿真,结果表明当电源电压为3V,输入方波电流幅度为0．3uA时,电流比较器的延时为5．2ns,而其最小分辨率仅约为0．8nA。该比较器结构简单,速度快,精度高,适合应用于高速高精度电流型集成电路中。     

Very Low Power, Low Voltage, High Accuracy, and High Performance Current Mirror

A novel low power and low voltage current mirror with a very low current copy error is presented and the principle of its operation is discussed.In this circuit,the gain boosting regulated cascode scheme is used to improve the output resistance,while using inverter as an amplifier.The simulation results with HSPICE in TSMC 0.18 μm CMOS technology are given,which verify the high performance of the proposed structure.Simulation results show an input resistance of 0.014 Ω and an output resistance of 3 GΩ.The current copy error is favorable as low as 0.002％ together with an input (the minimum input voltage of vin,min～ 0.24 V) and an output (the minimum output voltage of vout,min～ 0.16 V) compliances while working with the 1 V power supply and the 50 μA input current.The current copy error is near zero at the input current of 27 μA.It consumes only 76 μW and introduces a very low output offset current of 50 pA.     

CLMR SAW滤波器的设计及匹配

把声表面波（SAW）滤波器作为一个网络,测出参数,通过计算模拟出其最佳的滤波器性能,取得较好的匹配参数;同时较详细的介绍了复合纵向耦合谐振型（CLMR）SAW滤波器的结构,给出了GSM中频用246MHzSAW低损耗滤波器的应用实例,未匹配的插入损耗为8.57dB,匹配后插入损耗4.35dB,通带波纹0.45dB。     

A Novel Ultra Low Power High Performance Atto-Ampere CMOS Current Mirror with Enhanced Bandwidth

A novel CMOS atto-ampere current mirror （AACM） is proposed which reaches the minimum yet reported current range of 0.4 aA. Operation of this circuit is based on the source voltage modulation instead of the conventionally used gate voltage modulation which interestingly prevents usage of commonly required voltage shifting in those circuits. The proposed circuit has a simple structure prohibiting large chip area consumption which consumes extremely low power of 1.5 μW. It is thus the best choice for ultra low power low voltage （ULPLV） applications. By using a very simple frequency compensation technique, its bandwidth is widened to 15.8 kHz. Simulation results in SMIC （Semiconductor Manufacturing International Corporation） 0.18 μm CMOS technology with Hspice are presented to demonstrate the validation of the proposed current mirror.     

Current Mirror Layout Strategies for Enhancing Matching Performance

This paper proposes new current mirror layout strategies to reduce the matching sensitivity to the linear parameter gradients. Effects of threshold gradients across a mirror on the matching characteristics of current mirrors are discussed. The performance of new and existing layouts are compared for threshold voltage gradients at arbitrary angles through the active area. Simulation results show a significant improvement in matching characteristics of the proposed structures over what is achievable with existing layout techniques in demanding applications.     

高输出电压的宽带程控增益放大系统

设计了以电压控制可变增益放大器AD603为程控增益主体,以MSP430F449单片机为控制核心的高电压输出宽带程控增益放大系统.系统电压增益为0～60 dB可调,3 dB带宽2.5 MHz、5 MHz、10 MHz、15 MHz可调,最小输入电压有效值为1 mV,在50 Ω负载下最大不失真输出电压峰峰值为28 V,电压...     

一种高速恒流输出驱动电路的设计

提出了一种新型的恒流输出驱动电路,该电路保持了传统电路的低负载电压调整率,同时,采用瞬间增强运放驱动的方式,提升了电路的开启速度.基于0.25 μm BCD工艺,完成HSPICE仿真.结果表明,电路的负载电压调整率近似为0;输出电流为30 mA时,电路的开启时间仅为10.3 ns;在不同输出电流下,电路开启时间的差异较小.该电路可应用于开关电源、手机充电器及LED显示屏等电路芯片中.     

3G基站射频前端LNA阻抗匹配优化设计

针对1．9GHz的3G基站射频前端LNA电路中的阻抗匹配问题,把厂家提供的小信号S参数制成S2P文件,然后将其导入EDA软件中搭建LNA电路的输入、输出端口匹配电路,并结合噪声系数和最大增益进行了阻抗匹配优化设计,并对优化后的LNA电路进行了仿真分析．仿真结果表明：在LNA电路的增益得到提高的同时,反射系数得到了显著的改善,达到了阻抗匹配优化设计的目的．该设计方法是解决3G基站射频前端LNA阻抗匹配问题的有效途径之一．