基于VHDL语言的有限域正则基乘法器设计

有限域的运算已经广泛应用于Reed—Solomon码、存储领域和各种加密算法中。乘法运算是其中最复杂的一种运算,有限域中的元素可以用各种基表示。文中在给出有限域元素自然基下的表示方法的基础上,推导出了域元素正则基下的表示方法,并给出了正则基下域元素的乘法运算,编写了乘法器的VHDL模型。用XILINX公司的ISE5．2软件对电路模型进行了仿真,结果表明乘法器的运算结果完全正确。     

基于VHDL语言的GF(28)上快速乘法器设计

基于有限域上多项式乘法理论,采用高层次设计方法,采用CPLD实现了GF(2^8)上8位快速乘法器,利用XILINX公司的Foundation Series3．1i集成设计环境完成了快速乘法器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用XC9572PC84可编程逻辑芯片验证了该电路设计。该乘法器可以应用于RS(255,223)码编／译码器。     

基于可编程逻辑器件的高速乘法器IP设计

介绍了一个八位高速并行乘法器的IP设计。该乘法器的部分积产生电路采用非重叠的三位编码方式，并且改进了Wallace加法树内部的连线方式，用VHDL语言描述了整个设计，并在Altera公司EPF10K10LC84－3上实现了该乘法器。     

FCSR原理及其VHDL语言的实现

伪随机序列发生器是序列密码设计中的重要环节，FCSR是其中一类重要思想。本文介绍了FCSR的特性和产生方法，并用VHDL语言予以实现，给出FCSR序列的主程序和仿真波形，最后指出需要注意的问题。     

基于FPGA技术的GF(2m)域乘法器的研究和设计

椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,而GF(2m)有限域乘法运算是该密码体制最主要的运算.本文研究了基于FPGA芯片的多项式基乘法器的快速设计方法,并给出了面积与速度的比较和分析.     

基于VHDL语言的编码器设计

文章介绍了用VHDL语言实现编码器的设计方案,在介绍编码器原理的基础上,给出了基于VHDL语言实现的源程序,并用Max+plusII工具软件完成编译及仿真验证,为电子工程技术人员在数字系统的开发中提供了一些参考。     

基于VHDL语言的译码器设计

在介绍译码器工作原理的基础上,介绍了用VHDL语言实现译码器的设计方案,给出了用VHDL语言实现译码器的源程序,并用Max+plusII工具软件对其进行了模拟仿真验证。     

浮点加法器的VHDL算法设计

以浮点加法器的算法设计和结构映射为例。讨论了如何进行布告同对象的ASIC系统的设计。并给出浮点加法器部分模块的VHDL描述。     

数字信号处理器中阵列乘法器的研究与实现

文章讨论了基本的线形阵列加法器和基于水平压缩矩阵的并行阵列加法器，在此基础上提出了一种改进的阵列乘法器结构．通过生成多位的部分积，大大减少进位传输的延迟，提高乘法器的速度，并通过对三种结构的实现效率进行对比得到了验证。     

数字电路的VHDL语言设计方法

分析了传统硬件电路设计的“自下而上”的方式和步骤，针对设计中存在的调试与试验相对滞后的问题，提出了采用“自上而下”的VHDL电路设计方法，按照硬件设计的三个层面，对行为级描述、寄存器传输级描述和逻辑综合进行了说明并给出了电路设计流程，通过SCI设计实例对该设计方法做了进一步的诠释和具体分析，为数字电路的VHDL语言设计提供了可借鉴的思路和方法．     

基于VHDL语言的按键消抖电路设计及仿真

为了解决FPGA／CPLD系统的按键抖动问题,用VHDL语言有限状态机的方法,在S0状态下检测到有按键操作则转入延时状态S1,延时结束后,用状态S2,S3,S4对按键进行连续三次取样,如果三次取样均为低电平,则转入状态S5,并输出按键确认信号,否则,返回状态S0。电路经仿真分析,并下载到EPM7128ATC100芯片进行了验证,能够确保每次按键操作,产生一次按键确认,有很好的按键消抖效果,性能稳定。主要创新点是用VHDL语言有限状态机设计按键的消抖。     

基于VHDL语言的实用电梯控制器的设计

介绍了基于VHDL语言设计的电梯控制器，并进行了电路综合和仿真。该控制器遵循方向优先的原则，提供16个楼层多用户的载客服务并指示电梯的运行情况。     

基于VHDL的MFSK调制电路设计与仿真

在数字通信系统中,数字调制与解调技术占有非常重要的地位。随着FPGA技术的发展,数字通信技术与FPGA的结合体现了现代数字通信系统发展的一个趋势。文介绍了MFSK调制解调的原理,并基于VHDL实现了MFSK调制电路设计,仿真结果表明设计方案是可行的。     

基于VHDL语言的定时时基校正电路设计

介绍了一种用于校正定时电路时基信号的方法，基于VHDL硬件描述语言来设计与实现，并给出了主要VHDL原代码和仿真波形图。     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

基于VHDL的一个简单Mealy状态机

以帮助理解Mealy状态机为目的,采用VHDL语言设计一个简单的Mealy状态机,来检测数据流"1101010",并采用软件QuartusⅡ对所写程序进行编译、仿真,得出其状态图、波形图.首先介绍状态机的基本概念及其分类,其次分析Mealy状态机的设计过程并编写程序,最后通过QuartusⅡ对编写软件编译、仿真,使所得到的状态图和波形图合理,并与分析完全一致.这里编写的程序简单、合理,容易理解,可以对Mealy状态机有一个更全面的认识.     

一种开关移位式32位乘法器的设计

乘法器在CPU的ALU设计中是很重要,也是较为复杂的一部分,它占据大的面积和较长的延时.根据系统不同的要求,我们可以设计出不同的乘法器.本文是在系统时钟要求和面积两方的限制下做了折衷,提出了一种基于开关和移位工作方式的多时钟周期乘法器的设计.最后用DC进行综合,并经VCS仿真得到结果与SYNOPSYS公司design_ware里的乘法器进行比较,指出其优缺点.