三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

双边沿单稳态触发器的设计

对双边沿单稳态触发器的设计原理进行了研究，根据双边沿单稳态触发器工作特点的要求，以RC电路为定时单元，提出了积分型和微分型双边沿单稳态触发器的基本结构，阐明了双边沿单稳态触发器的设计方法，并具体设计了积分型和微分型双边沿单稳态触发器。     

高性能电流型CMOS显性脉冲触发器设计

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18 μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

基于低功耗双边沿JK触发器的异步时序电路设计

从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.     

基于多阈值技术的CMOS低功耗可预置边沿触发器设计

超大规模集成电路设计工艺已进入深亚微米阶段,漏电流功耗已经成为不可忽视的部分,多阈值CMOS技术是一种降低电路漏电流功耗的有效方击,它通过接入高阔值MOS管来抑制低阈值模块的漏电流．本文利用多阈值技术实现电路的冗余抑制,设计了基于多闻值技术的CMOS可预置主从型单边沿、双边沿D触发器,模拟结果表明,设计的触发器能有效降低电路漏电流功耗,跟已有文献提出的可预置主从型触发器相比,可节省近15％的功耗。     

基于低功耗双边沿D触发器的任意进制异步计数器设计

从D触发器激励表入手，分别给出了采用单边沿D触发器和双边沿D触发器的2^n进制异步加法计数器、减法计数器的设计方法．在此基础上，采用逻辑函数修改技术，通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计．该设计方法方便，快速，具有一定的实用意义．     

脉冲式光电编码器信号的检测研究

介绍了用单片计算机对脉冲式光电编码器信号进行智能检测的方法。这方法不用专用辨向细分电路，只用一个计数器和一个二输入电平口完成计算机与编码器的连接。主要功能如速度判断、方向和变向判断、位移脉冲累加、细分、输出与通迅等依靠软件和单片机内部功能实现。并且通过单片机智能地克服了目前硬件辨向细分电路在变向、抖动和快速情况下不能保证四分之一周期分辨率的缺陷。     

用于测量冷原子温度的时序脉冲发生器的设计

近年来人们在激光冷却和捕获原子方面取得了辉煌的成就.对捕获的冷原子团温度、密度的精确测量也成为一个重要的研究课题.在冷原子温度测量中需要在较短时间内(最长不超过几个毫秒)迅速关断俘获冷原子的磁光阱(包括磁场和光场).作者针对时间飞行法测量冷原子温度对光场和磁场的关断要求,设计并制作了一种简单、实用的可调脉冲延时和脉宽的脉冲发生器,应用其产生的脉冲在较短时间内有效地关断磁场和光场,达到冷原子温度测量的要求.     

低功耗动态三值CMOS D触发器设计

低功耗设计在当前超大规模集成电路中越来越重要，本文以一种没有直流功耗．具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础。结合简单三值差分逻辑（STDL）的结构．设计了一种低功耗动态三值CMOS D触发器．该触发器能很好地实现动态D触发器的逻辑功能．并且具有结构简单、芯片面积小、时钟简单等优点．Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点．它比二值动态TSPCL D触发器节省近35%的能耗．     

适于智能水表的低功耗低噪声放大器设计

采用交叉源耦合差分结构以及有源器件并联技术,提出了一种适合智能水表芯片前端具有对称结构的低功耗低噪声放大器.基于标准0.35 μm CMOS工艺进行实现,PSPICE仿真测试结果表明,在2.5 V的典型电源电压和1 kHz的输入信号频率下,所提出的放大器等效输入噪声为9.1 nV·Hz^-1/2,系统功耗为104 μW.具有低噪声和低功耗的特性,已达到智能水表芯片系统的工作需求.     

双边沿动态触发器的设计及其应用

从双边沿触发器的特点出发,提出了一种双边沿动态触发器的设计方案,该触发器结构较其他几种设计方案简单。用PSPICE程序模拟证实该种触发器具有正确的逻辑功能,并且平均功耗较小。文章还介绍了该双边沿触发器在时序电路中的应用．     

主从型D触发器中短路功耗的研究

在对主从型D触发器分析短路功耗的基础上，本文提出了一种使D触发器工作在两个有一定相位差的时钟下以减少D触发器短路功耗的方法，模拟结果证明了该方法的有效性。     

低功耗XOR门的快速分解技术

为了在相对短的时间内得到基于XOR门电路的最优结构，并达到功耗优化的目的，以XOR门输入信号的概率为依据进行低功耗分解，提出了一种新的基于XOR门的电路功耗优化技术．实验结果表明：提出的算法能在更短的时间内实现功耗优化，且比现有的方法最多可提高8．9％，同时也证明了提出的算法在功耗节省方面比其他同类算法更有效．     

冗余抑制的硬件实现及作用过程分析

基于低功耗设计的要求,本文对数字系统中冗余现象的普遍性进行分析,研究了实施冗余抑制功能的各种基本结构,并进行了抑制作用的时间分析,这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础。     

基于XOR门的静态逻辑电路功耗优化技术

提出了一种新的基于XOR门的静态逻辑电路功耗优化技术.通过极性转换,可迅速得到基于XOR门的静态逻辑电路的最优结构,达到优化功耗的目的.实验结果表明,本文提出的算法在功耗节省方面比其他同类算法更有效.     

嵌入式系统节能调度的空闲时间利用策略

针对现有算法不能在保证调度有效的前提下实现满意节能效果的问题，分析了空闲时间与动态电压升降的关系，提出了统筹可用空闲时间的策略和逆向的电流一空闲时间优先（CSFB）的节能调度算法，并进行了仿真与对比，结果表明，统筹策略普遍适用于嵌入式系统的节能调度；对于典型高功耗任务集，CSFB算法的电量保有率和空闲时间利用率相比同类有效算法分别提高了12．29％和37．03％，能有效延长嵌入式系统的工作时间，实现更佳节能效果。