基于DDS与PLL的C波段全相参雷达频综设计

提出了一种直接数字频率合成(DDS)与锁相环(PLL)相结合的全相参频率合成方案。运用HMC704控制压控振荡器(VCO)设计高性能锁相本振源,将AD9910在基带产生的线性调频(LFM)脉冲调制信号经二次变频搬移到C波段,改善了输出信号的相噪和杂散,降低了系统的复杂性。实现了低相噪,低杂散,窄步进的C波段全相参雷达频综。结果表明,该频综在C波段输出LFM信号的幅度大于10dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标均满足实际工程要求。     

一种频综频标的产生方法

详细分析一种频标产生方法的原理及设计实例,结合设计实例分析其核心技术快速调谐窄带滤波器的构成及原理。     

雷达频综的跳频控制及快速捕获

本文给出了一种工程可行的雷达频综跳频控制及快速捕获的方案;并对该方案进行了分析计算,给出了设计方法。指出利用微机来控制跳频和自动跳频修正及自动频率捕获的好处。     

低相噪低杂散650MHz点频源的设计

提出了一种锁相环内倍频的设计方法用于低相噪低杂散650 MHz的点频源。采用晶体滤波器将10 MHz源的倍频信号提取出来,然后再利用锁相环倍频至需要的650 MHz,最后放大滤波输出。测试结果表明,该点频源的相位噪声为–77 d Bc@1 Hz,–95.4 d Bc@10 Hz,–107.5 d Bc@100 Hz,–116.2 d Bc@1 k Hz,–114.3 d Bc@10 k Hz,–121.8d Bc@100 k Hz,–137.9 d Bc@1 MHz;输出功率9.8 d Bm;谐波抑制–78 d Bc;幅度稳定度±0.5 d B/24 h。该点频源具有低相位噪声、低杂散、高频率稳定度等性能,且结构简单实用。     

间接式雷达频综模块化研制

文章对间接式雷达频综模块化进行了分析，讨论；同时对间接式雷达频综方案给以较全面的分析研究，并提出了间接式雷达频综的通用方案，从而导出雷达频综的模块化化设计。     

基于DDS的高码速率遥感卫星模拟信号频综源设计与实现

研究将新型直接频率合成器DDS应用于遥感卫星模拟信号源.介绍了DDS的关键技术和DDS原理;采用新型器件设计实现了一种基于FPGA+DDS架构的高码速率卫星信号频综源,有效抑制了谐波杂散和噪声,具有48bit频率调整字(FTW),能以每步间隔不大于4 μHz合成频率;给出了信号实测波形;该系统具有频率分辨率高、码速率高、频带宽(0.01～400 MHz)、切换速度快等优点.     

某雷达频综控制模拟器的设计与实现

阐述某雷达频综控制模拟器的设计方案，以及软硬件的实现。作为频率合成器的验收设备，它给频率合成器的调试与生产提供了便捷的手段，大大提高了工作效率。     

一种TD-LTE综测仪中跳频合成器的设计

在众多的TD-LTE组网技术中,跳频是其中的一种,其原理是同一用户采取不同的频率在不同的时刻进行数据传输,对TD-LTE综测仪来说,跳频的核心是能够进行频率快速跳变的本振频率合成器,本文通过分析锁相环的参数对频率切换时间的影响,提出了一种优化频率合成器跳频速度的措施,并应用于具有跳频速度要求的某TD-LTE综测仪的本振设计中,通过在具体项目实施中的实验测试,跳频速度达到16μs,满足TD-LTE组网的设计要求。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

频率合成器的设计

频率合成器是应用于无线电接收设备中的工作单元,文中介绍了几种频率合成器的原理和工作方式,并对锁相环频率合成法、直接数字频率合成法进行了详细的理论推导,其详实的理论推导公式对频率合成器的设计具有一定的参考价值.     

用于卫星电视调谐器的整数频率综合器设计

设计了一个用于模拟卫星电视调谐器的整数频率综合器.锁相环本振输出频率范围覆盖1.25GHz到2.8GHz,参考频率可配置为62.5kHz或31.25kHz.环路滤波器采用三阶有源滤波器,环路带宽为1kHz.电荷泵输出电流可配置为50μA或250μA.压控振荡器(VCO)采用差分反馈型结构,在偏离中心频率10kHz处的相位噪声小于-76dBc/Hz.分频器采用脉冲吞咽型结构,有15位控制位.P计数器从输入到输出只经过两个触发器和一个逻辑门,能有效减少由多级异步分频器产生的相位噪声.电荷泵充放电电流的不匹配会恶化参考杂散,这里引入了对电流过冲不匹配的考虑,在鉴频鉴相器(PFD)和电荷泵中加入了减少充放电电流过冲的措施.电路采用0.18μm RFCMOS工艺实现,面积1.3mm*1.5mm.     

C波段频率合成器的设计

在分析常规数字锁相环路基础上,利用数字锁相混频环电路实现了C波段快速低相噪宽带频率合成器的设计,并进行了理论分析。给出的研制模块的指标测试结果,验证了理论分析的正确性。     

快速跳频雷达频率合成器的实现

本文结合实际工程,基于频率数字变换（Ｆ／Ｄ）锁相环路辅助捕获方法,提出了一种实用的由单片机控制的缩短频率转换时间的有效技术途径,以宝贝人有快速跳频能力的雷达频率合成器。     

高速数据跳频通信系统中的新型频率合成器

介绍了一种适用于高速数据跳频通信系统的新型频率合成器。详细分析了该频率合成器的工作原理、技术指标等,并且给出了具体的实施方案。     

基于CORDIC算法的高速直接数字频率合成技术的ASIC实现

文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程，然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构，并根据算法特点在设计中引入流水线结构设计。     

基于多通道调频连续波毫米波雷达的微动手势识别

该文提出一种基于多通道调频连续波(FMCW)毫米波雷达的微动手势识别方法,并给出一种微动手势特征提取的最优雷达参数设计准则。通过对手部反射的雷达回波进行时频分析处理,估计目标的距离多普勒谱、距离谱、多普勒谱和水平方向角度谱。设计固定帧时间长度拼接的距离-多普勒-时间图特征,与距离-时间特征、多普勒-时间特征、水平方向角度-时间图特征和三者联合特征等,分别对7类微动手势进行表征。根据手势运动过程振幅和速度差异,进行手势特征捕获和对齐。利用仅有5层的轻量化卷积神经网络对微动手势特征进行分类。实验结果表明,相较其他特征,设计的距离-多普勒-时间图特征能够更为准确地表征微动手势,且对未经训练的测试对象具有更好的泛化能力。

     

3mm锁相源研究及系统应用

采用双环数字锁相方式完成3mm波锁相源研究,并成功应用于国内第一套“95GHz毫米波干涉仪”测速系统。提出了一种新的毫米波双环锁相源相位噪声估测方法。实验结果表明:该毫米波锁相源工作在95GHz时,输出功率大于10mW,相位噪声达到-59dBc/Hz@10kHz,在-10℃~ 45℃温度范围内的频率稳定度为1.2×10-6,完全满足测速系统对毫米波发射源的高稳定、高精确度技术要求。     

机械雷达频综器的相位噪声及其对杂波下能见度的限制

雷达频综器在机械条件下由于载机的振动,其输出相噪将严重恶化,从而使动显雷达在杂波下能见度显著变坏,极大地影响地对活动目标的影响。本文以相噪恶化的原因进行了分析,并得出在目前条件下晶振减振仍是唯一可行的避免相噪进一步恶化的有效措施的结论。