一种新的H.264/AVC标量量化并行VLSI结构

针对H.264视频编码标准关键技术52级标量量化的VLSI实现过程中,传统结构的速度和面积不能有效满足H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6MHz, 能够满足4096×2304@120Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100MHz时,等效门和功耗分别节省了38%和30％。     

一种适用无线视频通讯低复杂度H.264 VBSME VLSI结构(英文)

针对无线视频通讯H.264编码器关键技术VBSME VLSI实现,提出了一种低复杂度结构,该结构由宏块输入缓存器,17×16蛇形扫描寄存器阵列,8×8PE阵列,4×4SAD加法树和四步可变块运动矢量生成器组成。在有效保持所有的H.264宏块特性的基础上,相对于宏块级的VBSME结构,通过采用新提出的四步可变块运动矢量生成器和双时钟频率调谐技术,主要的数据通道宽度缩减到25%,硬件代价缩减到37%,关键路径延时由9.8ns减少到8.2ns,功耗约降低了50.3%。     

H.264/AVC视频编码新技术研究

从帧内预测、帧间预测、整数变换和SP/SI帧等方面介绍了H.264所采用的各种新技术。     

H.264/AVC帧内预测器的VLSI实现

提出了一种帧内预测电路的实现方法,在舍弃了平面预测模式情况下,通过多路选择器选择不同加法路径,和大量共用加法器,以较小代价实现了帧内预测所有剩余的预测模式。在基于SMIC CMOS 0.18 μm最坏工艺条件下,电路规模仅为4000门,关键路径延迟为5.7 ns。     

H.264/AVC错误恢复新技术

随着无线视频和网络视频的兴起,视频传输的健壮性问题越来越突出,视频编码的抗误码性能研究成为近年来研究的热点之一.最新的视频编码标准H.264/AVC采用了一系列的错误恢复措施,本文主要介绍其中3个新的:FMO(灵活的宏块排序),RS(冗余片)和参数集;并通过实验讨论其优良的抗误码性能.     

一种适用无线视频通讯低复杂度H.264 VBSME VLSI结构

针对无线视频通讯H.264编码器关键技术VBSME VLSI实现,提出了一种低复杂度结构,该结构由宏块输入缓存器,17×16 蛇形扫描寄存器阵列, 8×8 PE阵列,4×4 SAD加法树和四步可变块运动矢量生成器组成。在有效保持所有的H.264宏块特性的基础上,相对于宏块级的VBSME结构,通过采用新提出的四步可变块运动矢量生成器和双时钟频率调谐技术,主要的数据通道宽度缩减到25%, 硬件代价缩减到37％,关键路径延时由9.8?ns减少到8.2?ns,功耗约降低了50.3％。     

H.264/AVC编码器中运动估计的低代价VLSI实现

通过对运动估计算法进行优化, 提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度, 实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合, 时钟频率可达到167 MHz, 消耗181.7 K逻辑门和13.8 KB存储, 相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。 SMIC 65 nm工艺下, 整个芯片面积为1.74 mm×1.74 mm, 工作频率为350 MHz, 可以支持实时高清(1080P@60fps)编码。     

基于H.264/AVC的一种快速运动估计算法

H.264/AVC编码采用可变块尺寸运动估计,具有更好的压缩性能,但计算复杂度急剧增加,限制了其应用范围。笔者将MVFAST算法思想引入H.264/AVC,利用相邻块的相关性和模式应用概率,加快分割模式选择速度,并选定初始运动矢量,根据其运动类型选用不同的搜索模板进行块匹配,大大减少了运动估计的运算量。实验结果表明,在不影响图像质量和输出码率的前提下,该算法显著减少了运动估计时间,有效提高了编码速度。     

一种高效并行处理结构的H.264去块滤波器(英文)

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9·6%~74·4%,有效地提高了处理能力。     

H.264/AVC视频编码原理及主要技术

介绍了H.264/AVC编码器、解码器的原理,分析了H.264的主要技术如分层设计、帧内预测编码、帧间预测编码等。     

应用于H.264/JVT/AVC中的解块滤波结构的算法实现

根据H.264/JVT/AVC的要求,设计了一个有效的解块滤波的硬件结构.我们使用具有可配置数据通道的8×4 8-b it移位寄存器来提供滤波器(并行输入,并行输出的F IR滤波器)所需要的水平和竖直方向上的数据,设计了两个SRAM片,一个存放当前图像数据,另一个存放相关联的数据.在0.25微米技术下的综合结果是:19.1K门(不包含96×32和64×32的两个SRAM),100 MH z.此硬件结构也可以完成720 p,30 MH z的滤波要求.     

一种高效并行处理结构的H.264去块滤波器

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9.6%～74.4%,有效地提高了处理能力。     

基于H.264/AVC的帧间编码快速算法

为了减少H.264帧间模式判决的复杂度,提高编码速度,提出了一种帧间模式选择快速算法.该算法对所有编码模式进行综合分析,利用当前宏块的绝对差值以及率失真值对所有编码模式进行三级分裂,在一定误差范围内能够快速寻找最佳编码模式,加快模式判决过程.通过基于H.264/AVC测试模型JM86的仿真实验表明,在保持图像质量和码率基本不变的情况下,该算法可以有效提高编码速度.