高速PRBS的设计和实现

伪随机二进制序列(PRBS)越来越受到人们的重视,被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。M序列是伪随机二进制序列中,带线性反馈移位寄存器的周期最长的一种基本序列。高速PRBS广泛用于高速通信系统中。高速PRBS由于速率较高,直接产生难度较大。本文首先分析M序列的基本原理、结构、性质,然后提出由四路并行的PRBS产生高速PRBS的设计想法,最后实现了四路并行的PRBS。     

基于FPGA的PRBS伪随机序列的实现与研究

首先描述了伪随机序列的原理特性和生成方法，然后分析应用FPGA来实现伪随机序列的原理，并且详细讲述PRBs数据流的产生和检测的实现方法，利用FPGA器件的特殊结构，非常有效地节约了逻辑资源。然后利用仿真软件对设计进行了实现和验证。对于如何检测伪随机序列，提出两种不同的检测方法，做出比较并分析其利弊，最后指出伪随机序列的使用范畴。     

以1.5Gbps运行的PRBS发生器

PRBS(伪随机二进制序列)或PN(伪噪声)发生器在数字数据传输中有广泛的应用(参考文献1).这些电路通常由带反馈的简单移位寄存器构成,它可以用作串行数据链路的测试源.     

基于PN码相关性实现MC-CDMA帧同步的分析

由于多载波CDMA(MC-CDMA)技术自身的特点,其同步性能起着非常重要的作用。在基于PN码相关性实现MC-CDMA帧同步的算法的基础上,通过理论分析和仿真研究了虚假相关性峰值概率和循环自相关性对帧同步的影响,并提出用降低循环自相关性和自适应门限来解决影响的新方法。     

混沌二进制序列构成的安全性研究

由混沌映射驱动得到的伪随机二进制序列应确保有足够的比特安全性。信息有规律地泄漏,会导致有可能利用有限长度的输出序列完全地破译混沌驱动序列,并恢复有限长度的初始密钥,重建全部的输出序列。     

基于FPGA实现的伪随机序列快速同步

通过对直接序列扩频(DS-SS)系统中两种典型同步方法的对比分析,给出了一种基于FPGA实现的简单快速同步方法,并对其硬件实现方案进行了软件仿真,结果表明:该方法正确可靠.     

短波突发通信快速同步技术研究

对PN序列的捕获问题,介绍了串行捕获和并行捕获两种方案,在此基础上介绍了一种改进的门限自适应的快速同步技术,适用于短波高速数据传输。     

数字信号传输性能分析仪的FPGA实现

在详细分析设计任务的基础上,对各种方案进行了充分的对比和论证,将整个系统分成信号产生电路、低通滤波电路、扫频信号产生电路、时钟提取电路等部分。该设计充分利用了FPGA内部资源,提高了系统的抗干扰性能和稳定性。设计的系统具备容易调节、操作灵活等优点,系统的实用性得到大大增加。     

LTE中伪随机序列生成算法的设计与实现

加扰是LTE物理层过程的一个重要环节,而扰码序列产生的快慢会对系统的整体性能产生重要的影响。由于产生伪随机序列的比特型生成算法存在耗时长、占用存储空间大的缺点,针对此问题提出了一种新型的紧凑型生成算法。在CCS5．2平台对该算法进行了实现之后,基于TMS320C6670型号DSP进行了功能和性能测试,测试结果表明,该算法功能正确,且性能较比特型生成算法提高了lO倍左右。     

基于伪随机数列的试卷选题算法的研究与实现

技术岗位人员的技能水平是衡量一个技术人员工作能力的重要标准,定期对技术岗位人员进行考核,可以准确掌握技术人员的能力情况,对技术岗位工作的分配提供有效支持。本文所介绍的就是针对技术岗位考核笔试答卷部分研发的一个技术岗位考核系统,它能有效减少工作人员出卷、监考、阅卷、评估等步骤,提高工作效率。     

扩频通信系统中跳频图案的设计实现

本文针对一种综合扩频通信系统对其跳频图案的各种性能要求,提出了一种利用超长复合伪随机序列来实时生成跳频图案的实现方法.通过仿真表明该方法产生的跳频图案的各项性能指标均已达到系统要求.     

中国数字电视OFDM的时频同步及其仿真

文中分析了中国数字电视标准GB20600-2006中的多载波调制的时频同步方法，提出了一种改进的时间同步算法，用安捷伦公司的ADS（Advanced Design System2006A）计算机仿真平台仿真分析了该方法在高斯白噪声信道下的性能，表明了该同步方法的有效性．     

DVB-H符号同步的硬件实现研究

针对DVB-H系统的特点,对其符号同步使用了一种适合硬件实现的算法,并给出相应的硬件架构.其中由于DVB-H复杂的多径信道,对时域的粗同步采用了不同于传统ML的新算法,同时对细同步的跟踪环路作了一定的简化.硬件整体设计占用资源少,速度快.     

扩频通信中伪随机序列的捕获

１伪随机序列捕获的方法伪随机序列捕获的方法可分为串行搜索法和并行判决法两种。１．１串行搜索法串行搜索捕获是在本地伪随机序列和接收伪随机序列不同步的情况下，调整本地序列相位，逐一进行试验，直到发现某本地序列相位和接收序列相位基本一致为止，如图1所示。假设扩频系数为M，每码片两个采样时，需要进行2M次试验,则每次试验费时为伪随机序列一个周期的时间，即一个符号的时间。也就是说，在其它参量已同步且检测到无错误时，最多需要2M个符号后，才能对伪随机序列实现捕获。串行搜索捕获是以输入数据中伪随机序列相位为参考，…     

DVB-T中伪随机序列扰码器的FPGA实现

伪随机序列在伪码测距、导航、数字数据扰乱器、噪声产生器、通信加密中有着广泛的应用。在这些实际应用中,常常利用现场可编程门阵列（FPGA）来产生伪随机序列,这便于系统设计和测试的实现。针对数字地面电视广播（DVB-T）标准,以线性反馈移位寄存器电路为基础,设计了一种并行伪随机序列产生方法,该方法简单而高效地实现DVB-T系统码流数据的扰码。实验结果表明,MATLAB扰码算法结果与FPGA扰码模块仿真结果和硬件实现结果一致,该设计方法切实可行。     

基于LabVIEW的PN码调制解调模块实现

针对伪随机码在通信传输中不可缺的功能以及其在LabVIEW中没有现成的软件工具包等问题,本文介绍了一种基于虚拟仪器的PN码调制解调实现方法。在LabVIEW8.6软件开发平台下,根据PN码调制解调原理及伪随机码生成的基本思想,设计了一种PN码调制解调实验模块。实验结果表明,该实验模块可以实现对PN码进行幅移键控、频移键控、相移键控3种调制解调功能。该实验模块满足实验技术指标且具有设计简便、成本低、扩展性好等优点。     

DVB-H系统载波同步的硬件实现研究

以DVB-H系统为例对载波同步算法提出了一种硬件实现架构.为易于硬件实现,对小数倍频偏估计采用了一种通过整数倍频偏估计修正与估计值自平均相结合的算法,同时在频偏估计中通过资源复用,大大节省了硬件资源,提高了硬件工作速度.     

伪随机序列和阵列的分层高速生成

本文提出了一种新型的高速生成为伪随机序列的伪随机阵列的分层结构。该结构的原理是基于一种新的概念－多次插排，它是一般的序列插排的推广。该结构的核心是一个低速的线性反馈移位寄存器的一些分层排列的高速时分多路器。这种新的结构比作者以前提出的各种生成结构的生成速率都要高得多。     

基于FPGA的m序列发生器实现

讨论了应用移位寄存器理论实现基于FPGA的伪随机序列发生器的方法,通过理论分析给出了m序列本原多项式与m序列移位寄存器反馈多项式间的关系。同时给出了运用VHDL语言编程,并以Altera的QuartusⅡ软件为开发平台的m序列的仿真波形。     

引导扰码的研究

本文对引导扰码进行了更深入的研究，不仅证明了在满足一定条件下引导扰码可产生类似于白噪声的输出特性，而且还建立了硬件和软件二套技术方案并实验成功，经测试检验，证明完全可行。