采用在系统可编程逻辑器件实现HDB3编解码

在系统可编程技术是通信专用集成电路设计的一种最新设计方法,它使得数字电路设计、生产良生革命性的变化。     

基于VHDL语言的HDB3编译码器的一种实现方法

针对复杂大规模可编程器件的特点,提出了一种新的HDB3编译码器的实现方法,在Quartus2.1开发软件环境下,采用硬件编程语言VHDL,实现了HDB3编译码器的设计,经过仿真验证,其功能符合HDB3编译码的要求．     

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加／减法、浮点乘法运算的方法，并以Altera公司的FLEX10K系列产品为硬件平台，以Maxplus Ⅱ为软件工具，实现了6点实序列浮点加／减法运算和浮点乘法运算。     

基于FPGA的多路温度测量系统

讨论了一种以FPGA为核心的多路温度测量系统、该系统能进行单路定时和多路循环温度测量;以及测量数据的存储和异步传送;并具有高集成度、高速和高可靠性的特点.     

专用FFT实时信号处理器的硬件实现研究

在选择并具体分析 FFT基 4—DIT算法流程结构基础上 ,利用现场可编程门阵列( FPGA)设计开发了实时 FFT信号处理器。全部设计方案采用 VHDL描述 ,并在 Xilinx公司的大规模可编程逻辑器件 XC40 85 VL上实现。运行速度达到实时要求。     

基于FPGA的欧洲应答器编码实现

应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车-地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX PLUS Ⅱ平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的.     

一种基于FPGA的实时图像处理系统

介绍了一种应用高速、性能可靠的FPGA来进行图像处理的系统组成。该系统能够快速实现图像处理并具有很好的再开发性。同时介绍了怎样应用VHDL语言进行相应功能的程序设计开发。     

可编程逻辑器件及硬件描述语言的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法和采用CPLD器件进行电路设计的优点，着重介绍了在电子系统设计中，使用CPLD器件和传统集成电路设计的不同，采用CPLD设计是一种基于芯片的、“自顶向下”的设计方法，本文给出了一种键盘扫描的硬件及软件的设计实例。     

基于FPGA的图像缩放及边缘检测的硬件设计

微电子技术的快速发展,使越来越多复杂的算法固化为硬件结构成为可能。而FPGA的广泛应用和集成度的迅速提高,以及EDA设计仿真功能的增强,为基于FPGA的数字图像处理硬件设计提供了平台。本文着力探索新的基于FPGA的图像边缘检测与图像缩放的硬件设计。     

基于CPLD的HDB3码编译码器的设计

在数字通信中,选择合适在信道中传输的码型是十分重要的,HDB3码是比较常用的信道传输码型,因此HDB3码的编译码就显得非常重要.多数的数字基带信号用单极性不归零码(NRZ)表示,介绍了NRZ码与HDB3码之间的转换,用CPLD设计了HDB3码编译码器.     

基于VHDL/FPGA的PC总线接口电路设计方法

对多种总线结构进行了简单比较;分析了ISA总线的数据传输机制;基于VHDL语言设计了一个ISA总线接口电路,该接口电路具有16位的数字量输入/输出、16路模拟信号输入、4路16位D/A输出和一个64位的计数器输出等功能;给出了程序片段要点.用MAX＋PLUSⅡ软件进行了仿真调试和FPGA器件下载测试,结果表明实现了ISA总线的要求.     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA设计的实验平台在教学环节的应用

该实验平台基于Altera FPGA的Cyclone器件EP1C6Q240C8,具备较强的扩展性和适用性,用户可结合QuartusII集成开发环境,选用VHDL等语言进行编辑和仿真。可行性及稳定性高、成本低、性能好,能满足教学和科研的需要,对学生创新能力的提高有很大的帮助。     

一种适合FPGA实现的开平方算法

随着嵌入式等实时系统技术的发展,越来越多的数字信号处理要求将开平方等运算用硬件实现.本文介绍了一种改进的不恢复余数的开平方算法,分析了它的一些优点,用VHDL语言在Xilinx公司的FPGA器件上实现了该算法;分别设计了被开方数是16位和8位的电路,并进行了比较.实验结果表明,与其他算法比较,改进的不恢复余数的开平方算法具有输出延时小和占用资源少的优点,同时随着被开方数的增加,最高频率下降幅度不大,具有较好的实用价值.     

基于FPGA的直接数字频率合成器的设计

基于FPGA器件EP1K30QC208芯片,采用VHDL设计实现了一个相位、频率均可控制的数字频率合成器,并在ZY11EDA13BE试验系统中完成硬件测试。经实验验证,输出波形达到了技术要求,性能良好,控制方便,证明了基于FPGA的DDS设计的可靠性和可行性。     

MAX+plusII中嵌入自定义HDB3模块的实现

分析了HDB3编码原理,提出了基于MAX plusII平台的HDB3编码系统方案,设计了HDB3编码功能模块,并以HDB3编码为例阐明了在MAX plusII中嵌入自定义模块的方法;调试结果和分析表明,提出的方案可行,为一般用户提供了一种利用MAX plusII开放性能实现专用功能模块的有效手段和方法。     

基于FPGA的高速A/D转换控制模块的设计

采用FPGA器件EPF 10K 10LC 84-4实现了对高速A/D转换芯片TLC 5540的实时采样控制,并利用片内嵌入式阵列块-EAB作为F IFO缓冲器进行高速采样数据存储,完成数据的缓冲、处理、传输等功能.该模块可广泛应用于通信、打印机、数字电视等设备中.     

基于FPGA的SDH高性能指针解释与再生模块设计

介绍了一种新型指针处理在FPGA中的设计实现.主要包含2个部分:指针解释功能实现和指针再生功能实现.设计方法采用流水线和弹性RAM(随机存取存储器)等实现,提高了处理速度,降低了逻辑资源.代码采用VHDL语言进行设计.