共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
3.
通过MOD法在Si(100)和Pt(111)/Ti/SiO2/Si基片上制备出LaNiO3 ( LNO)薄膜.再通过修 正的Sol-gel法,在Pt(111)/Ti/SiO2/Si,LNO/Si(100)和LNO/Pt/Ti/SiO2< /sub>/Si三种衬底上 制备出具有择优取向的Pb(Zr0.52Ti0.48)O3铁电薄膜. 经XRD分析表明,L NO薄膜具有(100)择优取向的类钙钛矿结构;PZT薄膜均具有钙钛矿结构,且在Pt(111)/Ti/S iO2/Si衬底上的薄膜以(110)择优取向,在LNO/Pt/Ti/SiO2/Si和LN O/Si(100)衬底上的 薄膜以(100)择优取向.经场发射SEM分析和介电、铁电性能测试表明,在LNO/Si和LNO/Pt/Ti /SiO2/Si衬底上的PZT薄膜的平均粒径、介电常数以及剩余极化强度均比以Pt/T i/SiO2/Si为衬底的薄膜大.
关键词:
3薄膜')" href="#">LaNiO3薄膜
PZT铁电薄膜
择优取向
剩余极化强度 相似文献
4.
通过sol-gel法在Si (111) 基片上分别制备了LaNiO3(LNO)底电极和LaNiO3/La0.3Sr0.7TiO3 (LNO/LSTO)底电极.然后采用sol-gel 方法,在两种衬底上分别制备了Pb (Zr0.5Ti0.5)O3 (PZT)铁电薄膜.XRD分析表明,两种PZT薄膜均具有钙钛矿结构,且在LNO底电极上的PZT薄膜呈(100) 择优取向,而在LNO/LSTO底电极上的PZT薄膜呈随机取向.铁电性能测试表明,相对LNO衬底上制备的PZT薄膜,在LNO/LSTO底电极上制备的PZT薄膜的剩余极化强度得到了有效的增强,同时矫顽场也增大.介电常数和漏电流的测试表明,LNO/LSTO底电极上制备的PZT薄膜具有大的介电常数和漏电流.
关键词:
PZT薄膜
铁电性
漏电流
0.3Sr0.7TiO3')" href="#">La0.3Sr0.7TiO3 相似文献
5.
在-100—200℃温度范围内,测量了(Pb0.97La0.02)(Zr0.65< /sub>Sn0.35-xTix)O3(PZST,0.1≤x≤0.14)反铁电陶 瓷的热膨胀性质.实验结果表明,组分在0.1 ≤x≤0.12的试样室温下为反铁电(AFEt)四方相,热膨胀系数(α)在低温段发生 “弯曲” ,而变温x射线衍射谱(XRD)显示材料保持四方相结构;当Ti含量在0.125≤x≤0.14时,室温 下是铁电三方相(FER),温度升高时FER→AFEt相变体 积收缩,AFEt→立方顺电(PE c)相变体积增大;变温XRD谱证明了材料相结构随温度的转变过程.用多元复杂 化合物存在 纳米线度组分非均匀的观点解释了热膨胀性质随Ti含量演化的物理机理,并得到了该系统的 温度-Ti(x)含量相图.
关键词:
热膨胀性质
铁电/反铁电相界
反铁电陶瓷
PZST 相似文献
6.
7.
8.
从Landau-Devonshire唯象理论出发,考虑到晶格失配导致的NFDA3位错应力场与极化场的耦合,研究了在SrTiO3衬底上外延生长的PbZr0.4Ti0.6O3薄膜厚度对其自发极化强度、电滞回线的影响. 结果表明,产生刃位错的PbZr0.4Ti0.6O3薄膜临界厚度为~1.27nm,当薄膜厚度大于临界厚度时,在所形成的位错附近,极化强度出现急剧变化,形成自发极化强度明显减弱的“死层”;随着薄膜厚度的减小,位错间距增大,“死层”厚度与薄膜总厚度之比增加. 由薄膜电滞回线的变化情况可知,其剩余极化强度随着薄膜厚度的减小而逐渐减小.
关键词:
铁电薄膜
自发极化强度
电滞回线
位错 相似文献
9.
通过添加造孔剂的方法制备了四种不同孔隙率未极化PZT95/5铁电陶瓷. 采用非接触式的数字散斑相关性分析(digital image correltation, DIC)全场应变光学测量技术, 对多孔未极化PZT95/5 铁电陶瓷开展了单轴压缩实验研究, 讨论了孔隙率对未极化PZT95/5铁电陶瓷的力学响应与畴变、相变行为的影响. 多孔未极化PZT95/5铁电陶瓷的单轴压缩应力-应变关系呈现出类似于泡沫或蜂窝材料的三阶段变形特征, 其变形机理主要归因于畴变和相变的共同作用, 与微孔洞塌缩过程无关. 多孔未极化PZT95/5铁电陶瓷的弹性模量、压缩强度都随着孔隙率的增加而明显降低, 而孔隙率对断裂应变的影响较小. 预制的微孔洞没有改善未极化PZT95/5铁电陶瓷材料的韧性, 这是因为单轴压缩下未极化PZT95/5铁电陶瓷的断裂机理是轴向劈裂破坏, 微孔洞对劈裂裂纹传播没有起到阻碍和分叉作用. 准静态单轴压缩下多孔未极化PZT95/5铁电陶瓷畴变和相变开始的临界应力都随着孔隙率的增大而呈线性衰减, 但相变开始的临界体积应变却不依赖孔隙率. 相似文献
10.
11.
12.
13.
利用炸药爆炸产生的平面冲击波,研究了垂直模式冲击波加载下PbZr0.95Ti0.05O3 (PZT 95/5)铁电陶瓷冲击波压缩区域的电阻率变化.在建立的模型中考虑了冲击波压缩区域的有限电阻率,计算结果表明:在压力约2.0GPa,负载短路的条件下,PZT 95/5铁电陶瓷冲击波压缩区域的电阻率从初始107—1011Ωcm迅速降到最小值约40Ωcm,然后基本保持在120—140Ωcm之间.
关键词:
PZT 95/5铁电陶瓷
冲击波
电阻率 相似文献
14.
Cu thin films are deposited on p-type Si (100) substrates by magnetron sputtering at room temperature. The inter-face reaction and atomic diffusion of Cu/SiO2/Si (100) systems are studied by x-ray diffraction (XRD) and Rutherford backscattering spectrometry (RBS). Some significant results can be obtained. The onset temperature of interdiffusion for Cu/SiO2/Si(100) is 350 C. With the annealing temperature increasing, the interdiffusion becomes more apparent. The calculated diffusion activation energy is about 0.91 eV. For the Cu/SiO2/Si (100) systems copper silicides are not formed below an annealing temperature of 350 C. The formation of the copper silicides phase is observed when the annealing temperature arrives at 450 C. 相似文献
15.
K. Kakushima K. Okamoto K. Tachi S. Sato P. Ahmet N. Sugii H. Iwai 《Applied Surface Science》2008,254(19):6106-6108
The flat band voltage shifts of HfO2/SiO2/nSi capacitors with ultra-thin La2O3 insertion at HfO2/SiO2 interface have been confirmed using hard X-ray photoelectron spectroscopy (HX-PES). By increasing the amount of La2O3 insertion, the binding energy of Si 1s core spectra increases, which means that the surface potential of Si substrate also increases. A voltage drop difference of HfO2 and La2O3 at SiO2 interface can be estimated to be 0.40 V. 相似文献
16.
室温下利用磁控溅射在p型Si(111)衬底上沉积了Cu薄膜. 利用X射线衍射和卢瑟福背散射分别对未退火以及在不同温度点退火后样品的结构进行了表征. 在此基础上,研究了Cu/SiO2/Si(111)体系的扩散和界面反应. 实验结果表明:当退火温度高于450℃时出现明显的扩散现象,并且随着温度的升高,体系扩散现象会更加显著. 当退火温度低于450℃时没有铜硅化合物生成,当温度达到500℃时才有铜硅化合物生成.
关键词:
薄膜
扩散
界面反应
硅化物 相似文献
17.
In this work, anodic porous alumina thin films with pores in the nanometer range are grown on silicon by electrochemistry and are used as masking material for the nanopatterning of the silicon substrate. The pore diameter and density are controlled by the electrochemical process. Through the pores of the alumina film chemical oxidation of the silicon substrate is performed, leading to the formation of regular arrays of well-separated stoichiometric silicon dioxide nanodots on silicon, with a density following the alumina pores density and a diameter adjustable by adjusting the chemical oxidation time. The alumina film is dissolved chemically after the SiO2 nanodots growth, revealing the arrays of silicon dioxide dots on silicon. In a next step, the nanodots are also removed, leaving a nanopatterned bare silicon surface with regular arrays of nanopits at the footprint of each nanodot. This silicon surface structuring finds interesting applications in nanoelectronics. One such application is in silicon nanocrystals memories, where the structuring of the oxidized silicon surface leads to the growth of discrete silicon nanocrystals of uniform size. In this work, we examine the electrical quality of the Si/SiO2 interface of a nanostructured oxidized silicon surface fabricated as above and we find that it is appropriate for electronic applications (an interface trap density below 1–3×1010 eV−1 cm−2 is obtained, indicative of the high quality of the thermal silicon oxide). 相似文献
18.
研究了基于Ni电极和原子层淀积的ZrO_2/SiO_2/ZrO_2对称叠层介质金属-绝缘体-金属(MIM)电容的电学性能.当叠层介质的厚度固定在14nm时,随着SiO_2层厚度从0增加到2nm,所得电容密度从13.1 fF/μm~2逐渐减小到9.3fF/μm~2,耗散因子从0.025逐渐减小到0.02.比较MIM电容的电流-电压(I-V)曲线,发现在高压下电流密度随着SiO_2厚度的增加而减小,在低压下电流密度的变化不明显,还观察到电容在正、负偏压下表现出完全不同的导电特性,在正偏压下表现出不同的高、低场I-V特性,而在负偏压下则以单一的I-V特性为主导.进一步对该电容在高、低场下以及电子顶部和底部注入时的导电机理进行了研究.结果表明,当电子从底部注入时,在高场和低场下分别表现出普尔-法兰克(PF)发射和陷阱辅助隧穿(TAT)的导电机理;当电子从顶部注入时,在高、低场下均表现出TAT导电机理.主要原因在于底电极Ni与ZrO_2之间存在镍的氧化层(NiO_x),且ZrO_2介质层中含有深浅两种能级陷阱(分别为0.9和2.3 eV),当电子注入的模式和外电场不同时,不同能级的陷阱对电子的传导产生作用. 相似文献