华润上华发布多款新型BCD及0．13微米工艺平台

华润上华近日发布其新近开发完成的BCD工艺平台,同时由其持有19％股权的8英寸生产线也推出多款新型BCD和0．13微米工艺平台,以满足客户在离线电源、LED照明驱动等AC—DC转换电路,高电压、高效能及高集成度等应用市场的需求。     

华润上华推出高性价比0．25微米Scalable BCD工艺平台

华润上华科技有限公司宣布已完成0．25微米ScalableBCD工艺平台开发,其更低成本和更高的可移植性可满足客户多样化的产品设计需求,进一步提高了华润上华BCD系列工艺平台的技术优势。华润上华的0．25微米ScalableBCD工艺平台为0．5微米前段制程与0．25微米后段制程,由之前0．25微米24VBCD工艺平台延伸而来,     

0.18μm BCD工艺平台LogicEE IP的数据保持力

研究表明,0.18μm BCD工艺中SAB膜的厚度对Logic EE IP的数据保持力特性有重大影响。SAB膜越厚,Logic EE IP的数据保持力特性越好;如果SAB膜厚度小于一定尺寸,那么Logic EE IP的数据保持力将会失效。因此适当的SAB膜厚度对保证Logic EE IP的数据保持力通过合格性测试非常重要。主要研究在标准工艺条件下,通过3种SAB膜厚(标准厚度55 nm、80 nm和100 nm)、老衬底(标准厚度55 nm)、新衬底延长清洗时间(标准厚度55 nm)以及新衬底新生长材料的SAB膜(标准厚度55 nm)等试验,最终确定了在华虹宏力0.18μm BCD工艺平台上,当SAB膜厚度为100 nm时,Logic EE IP核的数据保持力通过了JEDEC标准的合格性测试。     

1．55μm InGaAsP／InPDH激光器中的0．95μm发光带与Auger复合

报道了在１．５５μｍＩｎＧａＡｓＰ／ＩｎＰ激光器中发现的０．９５μｍ波长高能发光峰的一系列实验结果，并通过分析肯定了ＩｎＧａＡｓＰ有源区的Ａｕｓｅｒ复合是造成载流子向两侧ＩｎＰ限制层漏泄的主要原因，也是影响１．５５μｍＩｎＧａＡｓＰ／ＩｎＰＤＨ激光器Ｔ０值的主要因素。     

青山遮不住，毕竟“西”流去——看台湾0．18μm半导体技术将首次对大陆开放

2006年8月初，台湾“经济部”放出消息称将公布台商投资大陆的最新管理办法，其中，0．18um半导体技术将有望对大陆首次开放。该消息引起了业界的极大关注，更为台湾工商界热切期盼。8月10日，北京一家主流媒体报道，最快8月底，台商热盼的西进大陆政策解禁令将签出，而以台积电、力晶、茂德为首的一线芯片代工商将先行一步，集体登陆沪上。     

台湾有望年底前开放半导体0．18μm登陆大陆

来自中国台湾的消息，台湾工商时报周一报道，考虑到台湾半导体企业进大陆投资公司的市场竞争力，制程门槛将一并由此前的0．25μm进一步放宽为0．18μm。消息称，如决定放宽制程门槛，则已获准赴大陆投资的台极电等也将适用此项政策。力晶和茂德科技大陆投资建设Ф200mm厂方案也有望在12月中旬获得审议通过。     

宏力着手0．13微米工艺

上海宏力半导体制造有限公司表示，从美国一家IDM厂商引进0.13微米制造工艺的谈判已进入最后阶段。宏力没有透露将向其转让130纳米工艺的美国厂商的名称，     

10Gb／s0．18μm CMOS限幅放大器

采用SMIC0．18μm 1P6M混合信号CMOS工艺设计了10Gb／s限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下,得到了足够的带宽以及频率响应平坦度。后仿真结果表明,该电路能够工作在10Gb／s速率上。小信号增益为46．25dB,-3dB带宽为9．16GHz,最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1．8V电源供电,功耗为183mW。核心面积500μm×250μm。     

0．18μm锗硅3G WCDMA射频芯片组

广晟微电子有限公司采用捷智半导体公司0．18μm锗硅BiCMOS工艺成功开发出中国首次可供商用的3GWCDMA手机射频收发芯片组。广晟微电子的WCDMA射频收发芯片组包括零中频接收芯片（RS1007W）和发射芯片（RS1007RF），广晟微电子拥有该芯片组的全部知识产权。RS1007W和RS1007RF为3GWCDMA手机射频前端芯片组提供了一套完整的方案。RS1007W使用先进的零中频结构，片内集成了低噪声放大器，下变频混频器，自动增益放大器，低通滤波器，∑-△小数分频锁相环，压控振荡器，直流偏移校准电路，RC校准电路和I／Q不平衡校准电路。     

0．1μm NMOSFET沟道δ－掺杂与结构特性

沟道δ－形掺杂对于改善极小尺寸ＭＯＳＦＥＴ性能、提高可靠性极其重要。利用能量输运模型（ＥＴＭ），报道了沟道δ－形掺杂分布对０．１μｍ沟长ＮＭＯＳＦＥＴ结构特性的影响，根据漏源电流ＩＤＳ、截止态电流Ｉｏｆｆ、阈值电压ＶＴＨ和Ｓ因子的要求，提出了使性能和可靠性得到优化的δ－形掺杂分布。     

第一个采用0．15μm制程工艺生产的LCD定标器

两相双输出DC／DC降压型开关控制器LTC3737，具有输出跟踪功能，该功能可确保多电压系统正确启动。该器件还具有一种用户可选的模式以规定轻负载工作时具有最高效率或最小输出纹波。为了在最大电池电压范围(例如一节或两节锂离子电池)或最低输入输出压差(例如2．7Vin、2．5Vout)条件下运作，LTC3737能以高达100％的占空比工作，可从0．6V     

中芯国际应用安捷伦EDA软件提供0．18μm工艺全新设计工具集

中芯国际集成电路制造有限公司近日宣布其一套全新的ADS(高级设计系统)设计工具集投入使用，该工具集可帮助实现0．18μm技术工艺上的微波、射频、混合信号／射频、模拟及数字等集成电路的设计。该工具集包含了无源和有源元件，可应用安捷伦科技最新版本的ADS进行仿真。中芯国际此前与安捷伦科技密切协作，共同提高这套工具集在准确性与可应用性方面的性能，以提高设计精确性、高效性，以及缩短产品的设汁开发时间。     

芯原和中芯国际共同宣布0．13μm半导体标准设计平台正式发布

芯原股份有限公司（芯原，VeriSilicon），主要基于中国半导体生产工艺的领先芯片设计代工厂和世界一流的集成电路代工厂中芯国际（“SMIC”；NYSE：SMI；HKSE：981），近日共同发布针对中芯国际0．13μm CMOS先进工艺的半导体标准设计平台。这套平台包括存储器编译器有单口和双口静态随机存储器（Single Port／Dual Port SRAM Compiler），扩散可编程只读存储器（Diffusion ROM Compiler），双口寄存器组，标准单元库（Standard Cell Library）和输入／输出单元库（I／O Cell Library）。     

O.13μm工艺与248nm KrF光刻机

ITRS规划2001年实现0.13μm工艺。实际上2001年O.13μm工艺已达量产。0.13μm工艺包括248nm光刻技术、高k绝缘材料、低k绝缘材料和铜互连技术等新技术。248nm光刻技术是实现0.13μm工艺达到量产的最关键技术,为此,必须采用248nmKrFstepper(准分子激光扫描分步投影光刻机)。     

φ300mm/0.18μm的光刻工艺及设备

综述了３００ｍｍ／０１８μｍＣＤ对光刻工艺的要求以及光刻设备的发展。     

Tower Semi首推0．18和0．13微米设计库

Tower Semiconductor公司近日推出其0．18微米和0．13微米设计库的内部版本。该公司用于复杂片上系统(SoC)设计的标准单元、I/O和内存编译器基于Synopsys的库技术，可供Tower的客户免费使用。     

灿芯半导体研发出基于中芯国际0．11微米和0.13微米工艺的USB2．0OTGPHY

灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）日前宣布基于中芯国际集成电路制造有限公司（简称“中芯国际”）的0．11微米和0．13微米工艺平台成功开发了USB2．0物理层设计（PHY）,该设计为采用USB2．0的器件提供了尺寸更小、性能更好以及更经济的解决方案。     

中芯和安格科技宣布USB 3．0 digniPHY IP

中芯国际集成电路制造有限公司以及安格科技股份有限公司，一个新兴的、推动消费电子设备和计算机外部设备USB3．0装置端市场的高速SerDes IP供应商，日前共同宣布，安格科技的USB3．0digniPHY已可在中芯国际的0．13μm工艺技术使用。     

基于0．18 CMOS工艺6bit 1GHz全并行型模数转换集成电路设计

本文介绍了一种6bit 1GHz低电压全并行型模数转换集成电路的设计。通过对各个模块分别进行优化，并采用数字纠错和输出格雷码编码技术，10MHz输入信号在1GHz采样时有效位可达5．3bit。工作电压1．8v，最大采样速率1GHz。仿真结果表明，积分非线性和微分非线性的最大值分别小于0．4LSB和0．2LSB，1GHz采样时功耗约为500mW。芯片有源区面积0．5mm^2，采用0．18μmCMOS工艺。