首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到17条相似文献,搜索用时 78 毫秒
1.
IntroductionThe process development of copper/low-K backends is unique in the semiconductor industry. Thereare a substantial number of alternative integrationapproaches to the dual damascene copper processthat incorporates a low-K dielectric. With the multi-plicity of integration approaches and materials, therequirements on the CMP processes are highly spe-cific to each integration scheme, in particular forwhat is labeled the second step, or copper barrierCMP step.Because of the unique r…  相似文献   

2.
单步循环过滤,用来去除胶体硅基化学机械抛光(CMP)磨料中尺寸过大的微粒。已证实适当的过滤获得了尺寸过大粒子的快速去除,而不改变CMP磨料中固体粒子浓度的百分比。为模拟CMP磨料分配系统的粒子减少开发了数字模型。这些模型预测了粒子浓度与流速、过滤器的粒子去除效率及过滤时间的关系。这些模型表明,为获得尺寸过大粒子的快速去除,流速是最关键的参数。预先过滤的主要作用是截获部分尺寸过大的粒子,并保护最终过滤不被过早的堵塞,以便提供过滤器最大的使用寿命。根据有限数据的检验,循环流程模型足以预测粒子浓度形貌图。归根结底,最佳过滤器的选择决定了流速、过滤器的粒子去除效率、过滤方案(单步与多步过滤)和过滤器的使用寿命。  相似文献   

3.
在化学机械抛光(CMP)系统中,磨料是决定去除速率和表面状态的重要因素。在单一磨料下进行了单因素实验,在不同的压力、转速、流量和温度下对比了SiO2磨料和Al2O3磨料对蓝宝石去除速率及表面状态的影响;同时也探究了混合磨料对蓝宝石去除速率的影响。研究表明,在单一磨料的CMP实验中,当压力为4 psi(1 psi=6 894.76 Pa)、转速为80 r/min、流量为70 mL/min和温度为35℃时,SiO2磨料对蓝宝石的去除速率高,表面状态好;在混合磨料的CMP实验中,和单一的SiO2磨料相比,Al2O3/SiO2混合磨料对蓝宝石的去除速率要低很多,而SiO2/CeO2混合磨料的去除速率要比单一SiO2磨料的略高一些。  相似文献   

4.
5.
在阻挡层的化学机械平坦化(CMP)过程中,Cu与阻挡层去除速率的一致性是保证平坦化的关键问题之一。低k介质材料的引入要求阻挡层在低压力下用弱碱性抛光液进行CMP,这给抛光液对不同材料的选择性提出了新的挑战。研究了低压2 psi,(1 psi=6.89 kPa)CMP条件下,磷酸和酒石酸作为阻挡层抛光液pH调节剂对Cu和Ta的络合作用。实验结果表明,酒石酸对Cu和Ta有一定的络合作用,能够提高它们的去除速率;磷酸能提高Ta的去除速率,而对Cu的去除有抑制作用。最终在加入磷酸浓度为2×10-2mol/L,酒石酸浓度为1×10-2mol/L,H2O2体积分数为0.3%,pH=8.5时,Cu/Ta/SiO2介质的去除速率选择比达到了1∶1∶1,去除速率约为58 nm/min;同时,磷酸和酒石酸的加入能够有效改善Cu的表面状态。  相似文献   

6.
为了达到Ta的高去除速率,通过实验改变碱性阻挡层抛光液中各组分的体积分数,研究各组分变化对阻挡层材料Cu和Ta抛光速率的影响。碱性阻挡层抛光液中,首先确定磨料及去离子水的比例,然后再改变盐酸胍和螯合剂等组分体积分数,得到Cu和Ta抛光速率的变化规律,便于选取此条件下阻挡层抛光液最佳配比。通过各种测试手段表征抛光液对12英寸(1英寸=2.54 cm)布线片碟形坑修正能力及铜布线表面粗糙度的影响。结果表明,Ta和Cu材料的抛光速率随各组分变化规律明显,当磨料体积分数为30%、盐酸胍体积分数为3%以及螯合剂体积分数为1%时,可以达到Ta和Cu的最大抛光速率差。优化后的新型阻挡层抛光液1 min内可以实现碟形坑的有效修正及粗糙度的明显降低。  相似文献   

7.
为了提高阻挡层化学机械抛光(CMP)的去除速率选择比,提出一种添加剂二乙烯三胺五乙酸五钾(DTPA-5 K),研究它在含双氧水(H2 O2)的抛光液中对材料去除速率的影响,并通过X射线光电子能谱(XPS)和离子间的相互作用分析了相关去除机理.结果表明:DTPA-5K既可作为铜(Cu)的络合剂,同时也可作为介质(TEOS...  相似文献   

8.
以SiO2为内核、CeO2为外壳制备出了核壳结构复合磨料,用以提升集成电路层间介质的去除速率及表面一致性。采用扫描电子显微镜(SEM)观察复合磨料的表面形貌,利用X射线衍射仪(XRD)、傅里叶变换红外光谱仪(FTIR)和X射线光电子能谱仪(XPS)分析复合磨料的表面物相结构及化学键组成。研究结果表明,所制备的复合磨料呈现出“荔枝”形,平均粒径为70~90 nm, CeO2粒子主要以Si—O—Ce键与SiO2内核结合。将所制备的复合磨料配置成抛光液进行层间介质化学机械抛光(CMP)实验。实验结果表明,Zeta电位随着pH值的降低而升高,当pH值约为6.8时达到复合磨料的等电点。当pH值为3时,层间介质去除速率达到最大,为481.6 nm/min。此外,研究发现去除速率还与摩擦力和温度有关,CMP后的SiO2晶圆均方根表面粗糙度为0.287 nm。  相似文献   

9.
化学机械平坦化(CMP)是实现65 nm及以下技术节点多层铜互连表面全局平坦化的唯一可靠工艺。络合剂为抛光液的主要组分,对材料去除速率、表面完整性起着至关重要的作用。综合分析了不同官能团的络合剂在铜互连CMP工艺中的应用研究现状,探究了不同官能团络合剂的作用机理,分析了络合剂与其他试剂的兼容性,总结了络合剂的发展趋势。  相似文献   

10.
化学机械抛光(CMP)工艺中,选用了固定的抛光液组分,即3%体积百分比的FA/O型螯合剂、3%体积百分比的FA/O I型非离子表面活性剂、5% SiO2。首先研究了不同抛光工艺参数,包括抛光压力、抛光头/抛光盘转速、抛光液流量等,对Co/Cu去除速率及选择比的作用机理。然后采用4因素、3水平的正交试验方法对抛光工艺进行优化实验,得到了较佳的工艺参数。在抛光压力为13.79 kPa、抛光头/抛光盘转速为87/93 r/min、抛光液流速为300 mL/min的条件下,Co/Cu的去除速率选择比为3.26,Co和Cu的粗糙度分别为2.01 、1.64 nm。  相似文献   

11.
ULSI 多层布线中Cu 的CMP 技术   总被引:2,自引:0,他引:2       下载免费PDF全文
作者对当前ULSI多层布线中金属铜的CMP技术作了系统的介绍,对抛光机理、多层布线中铜图案成型技术、浆料目前的种类及成分和表面完美性问题作了详细地分析和论述,并且对目前存在问题及解决的方法和发展方向进行了讨论。  相似文献   

12.
集成电路的前缘技术是在低k介质材料上设计3个盖层的复杂结构,上面的盖层可以用TEOS(tetraethyl orthosilicate)四乙基原硅酸盐和/或氮化硅(SiN),下面的层可以在低k介质之上用氮碳化硅(SiCN),碳化硅(SiC),或CDO(carbon dopped oxide)直接生成。因此,对于适合铜CMP的选择性浆料,除了具备的高去除率之外,须是在去除上面盖层后能够在下面的介质层表面上终止的浆料。Rohm和Haas电子材料已经开发出能够有效地去除TaN,TEPS,SiN,CDO和/或SiCN,或这些材料的任一化合物的一系列浆料,或者是能够在TEOS、SiN、CDO、SiCN和SiC的任何一种或两种薄膜表面终止,这完全取决于这些特殊浆料的配方设计,通过一两种添加剂控制去除率达到要求。系列浆料中的大多数浆料研磨剂的含量较低,在低压力的情况下具有良好的去除率,为了适应多种行业的需求,高低pH值均可使用。大多数浆料是可调的,用一种或两种添加剂来控制薄膜的去除率。描述和讨论了这些浆料的改良原理。  相似文献   

13.
A chemical mechanical polishing process for a stacked low-k dielectric material, which is suitable for inter-metal dielectric applications, has been developed. The dielectric is deposited by CVD and composed of a methyl-doped silicon oxide (i.e., low-k Flowfill) embedded between thin SiO2 layers. A new CMP parameter is introduced, which is the removal rate selectivity between two different kinds of materials. We were able to adjust the selectivity between cap and low-k Flowfill layer in a range between 3:1 and 1:5 by tuning the slurry mixture. Different test structures were used to investigate the effect of the removal rate selectivity on the planarisation efficiency of the CMP process. A higher removal rate of the low-k Flowfill layer in comparison to that of the cap layer results in a significant increase of the planarisation length and a reduction of the overpolish needed to achieve planarity.  相似文献   

14.
“过程控制系统”CAI课件开发   总被引:1,自引:0,他引:1  
本文介绍了“过程控制系统”CAI课件的开发。结合开发工具的特点提出了以VB作为前端开发环境、Matlab作为后端仿真工具的设计方案,依据教学要求分析了CAI课件的功能,并进行了软件结构设计。在软件实现中,阐述了基于ActiveX的VB与Matlab混合编程技术,同时就利用Simulink实现系统仿真、仿真曲线与文本及图形的显示等关键技术作了必要说明。“过程控制系统”CAI课件的开发对于改进该课程的教学具有一定的现实意义。  相似文献   

15.
Chemical mechanical polishing (CMP) has been widely accepted for the metallization of copper interconnection in ultra-large scale integrated circuits (ULSIs) manufacturing. It is important to understand the effect of the process variables such as turntable speed, head speed, down force and back pressure on copper CMP. They are very important parameters that must be carefully formulated to achieve desired the removal rates and non-uniformity. Using a design of experiment (DOE) approach, this study was performed investigating the interaction effect between the various parameters as well as the main effect of the each parameter during copper CMP. A better understanding of the interaction behavior between the various parameters and the effect on removal rate, non-uniformity and ETC (edge to center) is achieved by using the statistical analysis techniques. In the experimental tests, the optimized parameters combination for copper CMP which were derived from the statistical analysis could be found for higher removal rate and lower non-uniformity through the above DOE results.  相似文献   

16.
提出一种新的导引头系统软件开发流程,强化了软件开发的分阶段过程控制和管理,建立了相对稳定的软件开发过程,改变了传统软件开发"说做就做"的初始级软件开发模式,克服了传统软件开发无序、混乱的开发状态。在缩短系统软件开发周期的同时,提高了整个系统软件的可靠性和稳定性。  相似文献   

17.
高延敏 《微电子学》1992,22(4):31-34
本文介绍了ASIC设计自动化最新工具——FPGA开发系统的软、硬件支撑环境,FPGA的概况,特点和基本结构,FPGA系列器件和工作频率以及在微机FPGA开发系统上如何进行ASIC电路的设计,最后给出一个设计实例的流程。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号