共查询到20条相似文献,搜索用时 83 毫秒
1.
提出了基于FPGA器件实现IPv4/IPv6地址协议转换网关的新方法.基于自顶向下的设计思想,采用原理图和VHDL语言相结合的设计方法,在单片FPGA器件上实现该系统.仿真和实验表明,该系统具有千兆线速转发、可扩展、低时延、系统片上集成等特点,在性能上比现有方案有大幅度提高. 相似文献
2.
主要研究多路串行数据同时接收/发送,然后汇合成一路串行数据发送/接收的多串口转换技术。使用Verilog语言在FPGA上实现了该方案,分别设计了数据的接收模块、发送模块、缓存模块以及系统的分频模块、延迟模块,实现了多路串行数据在通信速率互不影响的情况下合成一路高速串行数据收发的功能。通过Quartus II仿真和实验测试验证了该设计的可行性。在PC测试中,16路波特率为4 800 bit/s的串行数据,可以以波特率为115 200 bit/s进行聚合,各路数据速率无互相影响,且误码率为0。该设计的优点在于节约硬件开支,达到串口多用的效果,适用于多路数据同时采集的实时监控系统。 相似文献
3.
4.
随着信息技术的迅速发展,计算机和人类生活的关系越来越密切,人机交互技术变得更加重要,先开发出键盘作为主用户界面的文本处理工具,后发展成鼠标作为图形用户界面的主要工具,现在“以机器为中心”转移到“以人为中心”的趋势持续加热。模拟和类似人类感知传输信息类型的人机交互研究越来越多地受到关注,包括:人脸识别、唇读、头部运动跟踪、表情识别、凝视追踪识别和手势识别。文章在此基础上进行了基于FPGA的手势识别系统设计与实现。 相似文献
5.
6.
文章通过对1553B总线协议的研究,结合现代EDA技术,介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B总线协议用的manchesterⅡ型码解码器的方法.通过采用Verilog HDL硬件描述语言和原理图混合输入法,使设计简洁有效.通过QuartusII开发软件对设计进行了时序约束和分析,最后给出了时序仿真... 相似文献
7.
基于FPGA的同步脉冲传输系统研究的是一个脉宽为20 ns、频率为10 kHz的同步脉冲信号的传输问题,要求收发端此信号上升沿抖动均方根值不超过100 ps。笔者利用高端现场可编程门阵列(FPGA,Field-Programmable Gate Array)芯片对该脉冲进行编码,然后使用光电转换器将其转换为激光信号在空间中进行传输,接收端进行光电转换并解码得到同步信号。经过测试,收端同步脉冲信号的上升沿均方根值抖动小于100 ps,同时其与发射端同步脉冲的上升沿有固定的相位延迟,相位差抖动也小于100 ps。 相似文献
8.
9.
针对车载和机载卫星导航系统的数据采集问题,采用以现场可编程门阵列(Field Programmable Gate Array,FPGA)为平台的GPS导航系统数据解析方案。该设计以NMEA-0183协议的数据格式为基础,循环判断报文头、定位状态、校验位和结束位标志,根据逗号计数器的值决定提取所需要的导航信息,直至完成正确的解析。用Verilog HDL硬件描述语言完成了代码设计,并在FPGA内部生成硬件电路。仿真与硬件测试结果均表明该设计可提取导航系统中的定位信息。 相似文献
10.
11.
基于FPGA的千兆以太网设计 总被引:3,自引:1,他引:3
千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源,常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计,本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA,在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器,在NiosⅡ系统的软件上移植入MicroC/OS-Ⅱ实时多任务操作系统和NicheStackTCP/IP协议堆栈。在FPGA上实现千兆以太网设计,有效提高了系统的可靠性和集成性,充分扩展FPGA的功能。 相似文献
12.
13.
针对VGA(视频图形阵列)接口显示器的检测需求,设计了一种基于Altera FPGA的VGA显示系统。详细介绍了VGA显示的原理,采用硬件描述语言Verilog完成了VGA显示所需的驱动时序和图像存储相关模块的设计,并对整个系统进行了综合仿真,验证了设计的正确性。仿真与测试结果表明,该设计可以在简单的情况下实现图像或字符显示,节约了硬件成本,还可以满足不同显示标准的需要。 相似文献
14.
15.
16.
17.
18.
介绍了利用FPGA实现扫描格式变换的完整硬件系统,并用类似于电影遮光板的设计思想(AABB方式)在FPGA内实现帧频提升的扫描格式变换。 相似文献