VMT在USBD模块验证中的应用

在集成电路设计中,功能验证是主要的瓶颈之一.据估计,验证工作占设计工作开销的60%以上.Synopsys公司VMT(Vera验证模型技术)工具可减小验证的工作量、节约时间.文中描述了使用VMT对USBD(通用串行总线器件)模块的验证,验证了USBD部件符合协议规范、完成系统定义的要求,并对不同的数据传输方式进行比较.本设计已通过MPW(multi-project wafer)流片生产出实际芯片,其效果在实际的芯片上得到了验证,达到了设计的效果.     

DVB解复用模块设计

随着我国数字电视的蓬勃发展,DVB技术得到了日益广泛的应用.通过对DVB规范的支持,各种商业运用也不断的发展和创新.解复用是DVB工程中非常重要的一个环节,负责将流媒体中的音频流和视频流完整地解析出来,并提供给各种解码器.本文介绍了DVB的各种协议标准,解复用模块的支持特性,架构设计以及具体工作流程,还介绍了有创造性的...     

提高模块级的验证质量的方法学研究

验证工作中验证计划对于整个ASIC设计工作起到十分重要的作用,模块级验证质量是通过覆盖率分析进行验证质量评估.本文对TD-SCDMA终端芯片的ARM_UART模块的多种覆盖率进行了详细的分析,通过分析覆盖率得出的数据再次进行验证,直到验证的完整性满足设计者的要求.模块覆盖率是否达到验证计划的要求,可以作为判断验证工作质量的依据,所以针对模块级的芯片验证工作是以多种覆盖率为驱动的验证分析对象的,提高模块级验证质量方法是以覆盖率驱动技术为验证技术支持的.     

基于UVM验证方法学的AES模块级验证

分析了基于System Verilog语言的UVM(Universal Verification Methodology)高级验证方法学,并使用该方法学对AES(Advanced Encryption Standard)模块进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务.该方法提高了验证的效率验和证平台的可重用性,较好地满足了芯片验证需要.     

在解复用模块设计中有效折射率变化的研究

研究了基于SOI(silicon—on—insulator)材料的阵列波导光栅(AWG)分波器件，给出了此器件材料色散的数值拟合公式，进而利用BPM方法研究了材料色散脊型波导结构变化和器件制做中刻蚀深度误差对波导有效折射率和波分复用模块性能的影响。结果表明，刻蚀深度误差对模块性能优劣起关键作用。     

模块识别及其在IC版图验证中的应用

在集成电路的版图设计中,有两个步骤很重要：在ＥＤＡ系统上对ＩＣ版图提取元器件和连线表,构成线路图;再将它与独立设计的线路图进行同一性验证。其中,前者较重要,而模块识别又是从版图提取线路图中最常用、最有效的方法。本文先阐述模块识别的理论原理,再介绍具体的实现方法,最后,给出一些实际的例子。     

SpringSoft验证方案有效改善验证环境，降低设计功耗

在提倡全面解决方案的今天，SpringSoft却仍然坚持提供部分解决方案，也许正是由于其专注，使得该公司近十年都能一直保持盈利的记录。     

波分复用在光纤网中的应用

本简述了波分复用的基本概念；介绍了密集波分复用（ＤＷＤＭ）技术的发展；概要说明了目前光缆通信干线工程中所采用的ＤＷＤＭ技术。     

开发工具中的可复用性软件模块

机器人开发平台的进展主要集中在如何让开发人员着手工作,但它们也提供更急需的软件部件重用方法,如从一个机器人项目到另一个机器人项目。     

基于EraSoC的模块级验证平台的设计

随着SoC规模的日益扩大,功能验证也日趋复杂,在模块级验证中尽早地找出设计中的逻辑错误,能大大节省时间和人力的开销。针对EraSoC芯片,搭建了一个模块级功能验证平台,采用事务级的验证策略,并综合运用了约束随机,断言和覆盖率驱动等多种验证方法。以CAN控制器的验证为例介绍了该平台的具体设计和使用。该验证平台极大地提高了验证效率和重用性,在EraSoC的验证中发挥了重要作用。平台的结构和方法具有通用性,可以为其他类似系统的验证提供借鉴。     

构造特定应用领域芯片验证环境的方法讨论

由于IC设计复杂度日益增加，用于IC设计功能验证的时间占到整个设计周期的60％—70％。我们认为针对某个领域的产品，开发可配置的验证环境是验证领域的一个方向，本文重点讨论开发特定应用领域芯片的验证环境方法，并介绍了根据该方法，我们开发的一个面向SDH领域系列芯片的验证环境。     

ENUM顶级域问题的研究

介绍了ENUM发展状况和ENUM顶级域问题的由来，深入分析ENUM顶级域之争的实质和意义，对如何解决ENUM顶级域问题提出了建议。     

一种基于事务的IP功能验证环境

介绍了对事务级验证方法提出了一种基于事务的IP功能验证环境，加入断言技术，并应用于实际项目。实验结果表明，该验证平台具有较高的自动化程度和较快的错误定位机制，可以极大地提高验证效率。     

可配置系统级验证环境加速SoC开发

利用嵌入式硅IP可以缩短SoC设计所需的开发时间，这已成为众所公认的事实。但要从完工后的整个系统角度出发，整合及验证来自多家厂商的元件，需要相当的时间和努力，然而它们却常被忽略。这会对嵌入式软件开发人员造成额外负担，因为他们需要SoC的外围和接口以及处理器的精确模型，才能     

基于RVM的功能验证环境

本文简要介绍覆盖率驱动技术与RVM(reference verification mothod)验证方法学,并根据此种方法论结台覆盖率驱动技术设计IIC验证平台,给出测试结果以及覆盖率分析,此验证平台具有良好的可维护性、可重用性,比传统验证方法更有效率,降低设计风陵,加快SOC设计过程.     

云计算虚拟环境的形式化安全验证

云计算是一种新兴的计算、存储资源使用模式,由于具备低成本、高效率等优点,得到了业界的广泛应用,但安全性仍然是云计算推广最大的障碍之一。虚拟化作为云计算的关键技术,其安全水平直接影响云环境的安全性,目前对云计算虚拟环境多采用传统的覆盖式验证方法,无法彻底解决正确性问题。文中通过结合形式化方法中的模型检测技术,经过配置采集、需求分析和性质检测3个阶段对虚拟化安全性质进行高覆盖率验证,提供了一种对云计算环境进行安全评估的可行思路。     

BLE级FPGA布局实现及验证

布局是EDA流程中至关重要的环节,布局质量的好坏直接影响了其后的布线过程,乃至布线完成后整个电路的性能。传统的FPGA布局中以CLB为最小单元,一旦打包完成,CLB中的配置不再改变。实现了BLE级的FPGA布局,并把布局结果转换为XDL格式文件,使用Xilinx工具验证其正确性。     

Embedded System Level Self-Test for Mixed-Signal IO Verification

This article presents an embedded system level self-test implementation for verification of a peripheral and its connectivity to the system. The self-test enables to perform a test for verifying the IO connectivity from inside the system. The proposed on-chip-testing scheme exploits IC level CMOS testability structures. The IC level DFT structure is verified. The scheme is confirmed by minor silicon overhead. The system level methodology is applied for a peripheral test. The methodology is evaluated by analyzing the response signal and by making a histogram data analysis. The applicability of the methodology is evaluated by comparing it to the existing methods. The article will define the approach, will list the main benefits of this methodology, analyze the laboratory test results and show the changes that need to be implemented in a mixed-signal IC in order to achieve this system level testability.