基于ADF4111的数字锁相式可调频率源实现

为了在短波接收系统中提供高精度和稳定度的可调本振,采用FPGA与频率综合器ADF4111相结合的方法,产生了范围为70~90 MHz,步进间隔1 MHz的数字锁相式可调频率源,并通过数码管将锁定后的频率值显示出来。重点阐述系统设计方案、硬件实现、主要电路单元设计。最后对本振输出进行测试,结果符合设计指标要求。该方法能根据实际工程需要改变输出信号的频率,步进间隔以及功率,使该类型电路设计能广泛应用于无线通信设备中,为设备的中频和射频电路提供高质量的本振。     

基于ADF4001与MAX2620的宽带锁相频率源设计

提出了一种使用MAX2620构成宽带 VCO 及在此基础上与 ADF4001一起构成宽带锁相频率源的设计方案并给出了 电路实物及测试结果.测试表明该频率综合方案具有较宽的频率范围(45 MHz～75 MHz),且频谱杂散性能良好,功耗较低,具有较好的应用价值.     

基于ADF4111的锁相环频率合成器设计

为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。     

利用ADF4113设计数字锁相式频率源

该文介绍了AD公司的ADF4113频率综合器芯片,应用AD公司的ADI SimPLL软件进行仿真,设计出L频段数字锁相式频率源,解决了在调试中遇到的关键问题,最终实现的电路具有良好性能指标。     

基于ADF4350锁相频率合成器的频率源设计与实现

介绍了ADF4350锁相频率合成器的内部结构,在此基础上,分析和探讨了ADF4350锁相频率合成器的基本原理和工作特性.结合ADF4350的工作特性,给出了一种用AVR单片机控制ADF4350锁相频率合成器的频率源设计方法.对于环路滤波器,运用ADIsimPLL软件进行仿真和设计.通过对锁相环硬件电路的调试和编写相关单片机控制程序,实现了一个性能较好的频率源.     

基于ADF4106的锁相环频率合成器设计与实现

介绍了锁相环路的基本原理。分析了集成锁相环芯片ADF4106的工作特性，给出了集成锁相环芯片ADF4106的一个应用实例。为高频频率合成器的设计提供了很好的思路。     

LS波段集成锁相频率源设计

集成锁相源是通信设备至关重要的部件。本文叙述集成锁相源的原理,关键技术及设计过程。并应用MOTOROLA大规模锁相环集成电路,采用“脉冲吞食”可变分频技术设计LS波段锁相源,达到很好的指标。     

9GHz锁相式频率综合器

本文介绍了９ＧＨｚ锁相式频率综合器的组成、设计方法以及主要单元电路的设计与测试结果。     

一种锁相频率合成系统的设计

描述了以MC145152和MC1648芯片为核心,采用锁相频率合成技术来实现电压控制LC振荡器的设计思路、方法及指标测试。本系统可以产生高稳定度的正弦信号,输出频带在5~25 MHz范围内,并实时显示;输出频率的稳定度达到10-3以上。该系统在通信领域有广泛的应用前景。     

一种C波段低相噪锁相频率源的研制

提出了一种采用同轴介质谐振压控振荡器(CDRVCO)模式的锁相频率源设计方案,利用其低相噪、高Q值和高频率稳定度的优点,通过对锁相源合理的电路设计、仿真与实验,研制了一款C波段低相噪、单点频率为7 850 MHz的频率源。对样品的测试表明该频率源达到了预期的技术指标,测试结果为:工作频率为7 850 MHz时,相位噪声为-96dBc/Hz/1kHz、-98dBc/Hz/10kHz、-120dBc/Hz/100kHz、-143dBc/Hz/1MHz,近端参考杂散抑制>-95dBc。     

基于ADF4350的S频段锁相频率合成器设计

频率合成器是现代通信系统中的一个重要组成部分,在数字通信、卫星通信、遥测遥控、雷达、导航等领域有着广泛应用。ADF4350是ADI推出的一款具有低相位噪声的宽带频率合成器。文中介绍了锁相频率合成技术的基本原理和性能指标,给出了一种利用ADF4350实现频率合成器的硬件结构和实现方法,并对其主要指标进行了测试,测试结果表明,该频率合成器表现出较好的散射水平和较低的相位噪声。     

Band III锁相环型频率综合器的实现

使用0.18μm 1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143～271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间.     

3mm锁相源研究及系统应用

采用双环数字锁相方式完成3mm波锁相源研究,并成功应用于国内第一套“95GHz毫米波干涉仪”测速系统。提出了一种新的毫米波双环锁相源相位噪声估测方法。实验结果表明:该毫米波锁相源工作在95GHz时,输出功率大于10mW,相位噪声达到-59dBc/Hz@10kHz,在-10℃~ 45℃温度范围内的频率稳定度为1.2×10-6,完全满足测速系统对毫米波发射源的高稳定、高精确度技术要求。     

基于ADF4157的∑-△小数分频锁相环频率合成器设计

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优...     

基于锁相环的频率合成器的设计

由频率合成技术获得的信号源具有高频率稳定度和准确度,并且能方便地改变频率,其中频率合成方法有直接式和间接式两种。锁相环频率合成器是目前应用较为广泛的一种频率合成技术。简要介绍了锁相环频率合成器的原理以及集成锁相环CD4046的内部电路构成,给出了一个基于CD4046的频率范围和频率间隔均可调的频率合成器的设计实例。该方案简单易行且易于调试,具有较高的实用价值。     

U波段小数分频锁相环型频率综合器

使用0.18μm1.8VCMOS工艺实现了U波段小数分频锁相环型频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在片内。锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASHΔ-Σ调制技术进行噪声整形降低了带内噪声。测试结果表明,频率综合器频率范围达到650～920MHz;波段内偏离中心频率100kHz处的相位噪声为-82dBc/Hz,1MHz处的相位噪声为-121dBc/Hz;最小频率分辨率为15Hz;在1.8V工作电压下,功耗为22mW。     

一种应用于锁相环频率合成器的自动选带电路

设计了一种适用于多带VCO锁相环频率合成器的自动选带结构。使用迟滞比较器对VCO控制电压进行电平信息采集,并将信息输入到控制电路。控制电路根据接收到的电平信息完成状态跳变,并输出相应的选带开关控制电平,完成自动选带。基于Chartered公司0.18μm RF CMOS工艺完成电路设计,并应用于锁相环小数频率合成器。仿真结果表明,自动选带电路可正常工作,频率合成器能够在30μs内实现快速锁定。