500A,1200V光控双向晶闸管的研制

本文具体描述了中心锥形槽状光敏门极结构光控双向晶闸管的结构特点，介绍了该新型结构器件的关键生产工艺，并对器件的触发特性进行了较深入的理论研究。研制成功的直径为４０ｍｍ，电流宣传品量为５００Ａ，耐压为１２００Ｖ的光控双向晶闸管的最小光触发功率小于１５ｍＷ，动态峰值压降小于１．６Ｖ，换向ｄｖ／ｄｔ耐量大于１００Ｖ／μｓ，换向ｄｉ／ｄｔ耐量大于５０Ａ／μｓ。     

SiO膜作为光控晶闸管减反射膜的研究

为了提高光控晶闸管的触发灵敏度,我们在器件的受光区表面蒸镀上一层SiO减反射膜,本文在理论上指出了SiO作为减反射膜所必须满足的条件,并在实验上对SiO膜的减反射效果进行了验证,结果表明:SiO膜的存在可使透射率由无膜时的0.68提高到0.94-1,光触发功率比无膜时减少了20-40%.     

6.5 kV SiC光控晶闸管的研制

基于Sentaurus TCAD软件,研制了一款6.5 kV SiC光控晶闸管.通过优化雪崩击穿模型,对多层外延材料的规格及渐变终端技术进行研究,有效抑制了芯片表面峰值电场,实现了6.5 kV的耐压设计;此外结合实际应用需求,对器件的开通特性进行了仿真模拟.在4英寸(1英寸=2.54 cm)SiC工艺平台制备了6.5 kV SiC光控晶闸管,并对器件性能进行了测试.测试结果显示,芯片击穿电压超过6.5 kV,在4 kV电源电压以及365 nm波长紫外光触发的条件下,器件导通延迟约为200 ns,脉冲峰值电流约为2.1 kA,最大导通电流变化率(di/dt)达到6.3 kA/μs,测试结果与仿真模拟结果基本一致.     

中心锥形槽状光敏门极的200A，1200V光控双向晶闸管的研制

本文具体描述了锥形槽状光敏门极结构光控双向晶闸管的设计思想，介绍了该新型结构器件的关键的生产工艺，并对器件的触发特性进行了较深入的理论研究．研制成功的直径为３０ｍｍ，电流容量为２００Ａ，耐压为１２００Ｖ；的光控双向晶闸管的最小光触发功率小于１３ｍｗ，通态峰值压降小于１．５Ｖ，换向ｄｖ／ｄｔ耐量大于１００Ｖ／μｓ，换向ｄｉ／ｄｔ耐量大于５０Ａ／μｓ．     

光触发晶闸管光敏区结构的研究

本文对光触发晶闸管的两种不同光敏区结构进行了比较分析,对其中颇具吸引力的结构——有一薄n_E层的槽状光敏区结构,从理论和实验上进行了较为详细的研究,着重分析了不同参数条件下,n_B层厚度与触发灵敏度的关系.通过建立理论模型和进行数值模拟,得到了一些新的结果,表明对于一定的p_P基区参数和n_E层浓度,存在一最佳nE层厚度,在此厚度下,触发功率最小;而且采用此光敏区结构能得到触发灵敏度与dv/dt容量之间的较好折衷,?计算结果和实验吻合较好.     

新型晶闸管触发模块的应用

<正> 传统的晶闸管触发电路一般由振荡、电压放大、功率推动及脉冲输出变压器四部分组成,需由两种或两种以上电源供电。这种晶闸管触发电路复杂,调试也比较困难。尤其是脉冲变压器这一储能元件会导致脉冲前沿斜度大,使得晶闸管压降上升,功耗增加。 本文介绍的新型晶闸管触发模块——CMK模块能克服传统晶闸管触发电路的不足。它由TTL电平直接驱动,体积小,高可靠性,而且顺应当前模块化和计算机控制的发展趋势。CMK模块的外形如图1所示,其体积为38×30×12mm。它采用标准引脚间距。CMK     

光控晶闸管的集成BOD转折电压

介绍了新型光控晶闸管,其集成了一个非常重要的电气功能,即正向过压保护功能。通过在光控晶闸管光敏区内集成转折二极管(BOD),实现光控晶闸管正向保护功能。如果集成BOD转折电压太高,不能有效保护晶闸管;若转折电压太低,则达不到光控晶闸管设计的阻断电压要求。通过计算机仿真技术和工艺实验方法,成功地揭示了光控晶闸管集成BOD转折电压与硅材料电阻率、pn结结构尺寸和温度的关系,从而精确设计了光控晶闸管集成BOD转折电压,研制了5英寸(1英寸=2.54 cm)3 125 A/7 600 V特高压光控晶闸管,并成功应用于"云南-广东±800 kV/5 000 MW"特高压直流输电工程中。     

SiC光触发晶闸管的发展与挑战

SiC光触发晶闸管不仅具备传统SiC晶闸管超高耐压、超大通流能力的特点,还在简化驱动电路、提高系统抗电磁干扰能力方面具备独有优势.概述了 SiC光触发晶闸管的发展历程,介绍了 SiC LTT紫外发光二极管(UV LED)触发、SiC LTT放大门极以及全光控SiC LTT等重要技术,讨论了 SiC LTT仍面临的低触发...     

用HDPLD实现单相晶闸管交流全周波调功器

用高密度可编程逻辑器件HDPLD设计了晶闸管交流全周波调功器，详细介绍了调功器实现的原理和用HDPLD实现调功零触发的程序，并进行了实验分析。     

CF系列晶闸管触发器在整流、充电、浮充电电源中的应用

详细介绍了利用CF系列晶闸管触发器组成的自动稳压、稳流的整流(直流)电源、充电电源和电力操作用的浮充电电源的实例，同时还介绍了浮充电源的工作特性。     

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。     

A Very Low Power Consumption, Low Noise Analog Readout Chip for Capacitive Detectors with a Power Supply of 3.3 V

An analog frontend block of a VLSI readout chip, dedicated to high spatial resolution X or beta ray imaging, using capacitive silicon detectors, is described. In the present prototype, an ENC noise of 343 electrons at 0 pF with a noise slope of 28 electrons/pF has been obtained for a peaking time of 10 s, a 37 mV/fC conversion gain, a 3.5 V power supply and a 150 W/channel power consumption.     

新型薄膜材料在激光能量／功率计应用中的新进展

介绍了目前新型薄膜材料在激光能量／功率计应用中的最新试验研究进展。最近从实验中发现多种新型材料的薄膜具有光热辐射感生热电电压,对这种基于各向异性塞贝克效应的感生电压的性质进行详细的研究,发现并证明此类薄膜具有响应光谱宽、响应速度快、在有效范围内线性好等优点,可以应用于激光能量／功率计。     

Design strategy for optimizing power consumption of sensor node with Min(N,T) policy M/G/1 queuing models

Energy saving is an important issue in wireless sensor networks for majority of sensor nodes equipped with non‐rechargeable batteries. To prolong the lifetime of sensor nodes, most research works have focused on how to tune the duty cycling schemes among nodes to save the communication cost using multifarious wake‐up strategies. To this aim, we propose a novel design strategy for mitigating the average power consumption of sensor node using the Min(N,T) policy M/G/1 queuing theory. The basic point of our approach is that Min(N,T) dyadic policy would mitigate the total average times of medium contention by having both a counter (N) and a timer (T) for the control of triggering on a radio server to transmit queued packets, and then the power consumption of communication can be alleviated. A comprehensive mathematical analysis on the optimal control parameters had been made. Much data analysis and simulations had been conducted to validate the proposed model. In this article, we show how the improvement level on power consumption can be achieved through analytical and simulation results. With little or no extra management cost, the proposed add‐on power‐saving technique can provide a design strategy to optimize relevant system parameters including power consumption and latency delay. Copyright © 2011 John Wiley & Sons, Ltd.