一种低压高线性CMOS模拟乘法器设计

提出了一种新颖的CMOS四象限模拟乘法器电路．该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现。它采用0．18μmCMOS工艺,使用HSPICE软件仿真。仿真结果显示,该乘法器电路在1．8V的电源电压下工作时,静态功耗可低至80μW,其线性输入范围达到±0．3V,-3dB带宽可达到1GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度。     

用于减小总谐波失真的乘法器设计

模拟乘法器是实现有源功率因数校正(APFC)的关键模块电路.为了提高APFC电路的性能,在对目前一般芯片中普遍采用校正电路的THD(总谐波失真)较大,导致功率因数较低的原因进行分析研究的基础上,给出了一种高线性度的单像限模拟乘法器,该乘法器在经典的电路结构上加以改进,采用双极型和CMOS混合工艺设计,在德国XFAB工艺厂进行流片.仿真测试和流片结果表明,该乘法器消除了传统的APFC电路总谐波失真较大的缺陷,提高了功率因数,并且没有增加版图面积,具有较高性价比,适合嵌入在中小功率APFC芯片中使用.     

一种用于APFC的模拟乘法器设计

在有源功率因数校正技术(APFC)中,通过对乘法器的输出与电感电流的峰值比较,控制功率开关管的开启与关断,使输入电流峰值包络跟随输入电压,功率因数理论上为单位值。而提高乘法器的线性度,减小非线性误差成为研究模拟乘法器的一个重要方向。本文提出的模拟乘法器采用有源衰减器显著的增大了输入信号电压范围,更重要的是在有源衰减电路中引入负反馈有效的减小了乘法器的非线性误差。基于CSMC 0.5um BCD工艺,采用Hspice进行仿真验证,在电源电压5V条件下,乘法器的一输入端的输入范围为0~2V,非线性误差小于0.6%,另一输入端的输入范围为1~4V,非线性误差小于0.3%。总谐波失真小于1.8%。     

一种高线性度,宽动态范围的电流模乘法器/除法器

本文提出了一种高线性,宽动态范围的电流模乘法器/除法器(current mode multiplier/divider,CMM/D)。该CMM/D基于二极管的对数-反对数性质实现,因此能达到更宽的动态范围。其输出电流与温度、工艺参数无关,且电路采用高精度电流镜,因此能实现高线性。此外,该电路不需要为输入信号提供额外的偏置电流,节省了功耗。通过正确的选择输入输出端口,在不改变拓扑结构的前提下,该电路可以实现乘法,除法功能。本文提出的CMM/D采用0.25μm BCD 工艺实现,芯片面积为0.26×0.24mm₂。输入电流从0到200μA变化时,结果显示该CMM/D的最大静态误差为±1.8%, 总谐波失真为0.4%。     

一种高速高线性度采样保持电路

采用SMIC 0.18 μm CMOS工艺,设计了一种应用于高速ADC的采样保持电路。运用大信号建模分析方法,针对采样保持电路中的缓冲器,引入一个PMOS管构成类Cascode结构,以消除二级效应对线性度的影响。同时,增加了一条低阈值NMOS管构成的电流通路来减小整个电路的寄生电容,进而提高缓冲器的线性度。仿真结果表明,该采样保持电路在1 GHz采样频率以内均可达到9位以上的有效位数。当采样频率为500 MHz时,该电路的SFDR为79.76 dB,ENOB为12.02 bit,THD为-85.33 dB,功耗约为26.8 mW。     

一种高线性度低失真跨导运算放大器的设计

为了解决线性跨导输入范围有限的问题,提出了一种具有宽线性输入范围的高线性运算跨导放大器(Operational Transconductance Amplifier,OTA),可有效适用于包括低频连续时间滤波器在内的电流模式电路。该OTA利用源极退化和辅助差分结构,通过减少失真分量来显著增加线性范围。此外还利用该OTA实现了一种二阶全差分滤波器;采用SCL180 nm CMOS工艺进行了设计和仿真。实验结果表明,相比于其他设计方法,该OTA和滤波器具有更宽的线性范围和更低的失真。对于1 MHz信号频率、600 mVP-P的输入,该OTA的三次谐波失真分量和互调失真分量分别为-74.8 dB和-76.1 dB,线性范围为0.9V(1%跨导变化)。对于300 mVP-P、10 kHz输入,该滤波器的三次谐波失真分量和互调失真分量分别为-69.75 dB和-65.2 dB。     

一种高精度模拟乘法器的研究与设计

带宽、功耗与精度是衡量模拟乘法器性能的三个主要指标.目前采用浮栅晶体管等方法实现的低功耗、高带宽模拟乘法器的精度仅在1％左右,而利用传统Gilbert单元进行设计,其精度可达0.5％.本文针对模拟乘法器精度不够的问题,利用Gilbert单元设计了一种高精度模拟乘法器.首先利用反双曲正切函数电路对Gilbert单元的非线...     

一种S波段高线性度下变频模块的设计

描述了一种应用于S波段接收通道的高线性度下变频模块设计,针对模块的增益、线性度、杂谐波抑制等关键技术指标进行了详细的理论和仿真分析,并硬件实现了该模块。该模块主要采用SMD器件,包括有源混频器、高OIP3放大器和LC滤波器等。测试结果显示,模块增益为21 d B,杂谐波抑制度大于65 d Bc,对特定频点的抑制度大于40 d Bc,IIP3大于24 d Bm,表明该模块满足指标要求,能够充分适应高性能接收通道的应用要求。     

一种新型高线性度采样开关的设计

设计了一种应用于流水线ADC中的新型高线性度采样开关,该开关采用比较器、反相器链、CMOS对管开关,自举电容等实现,具有较高的线性度。其基本原理为：使MOS管栅极电压实时跟随输入电压,保证其差值恒定,从而实现整体采样保持电路较高的无杂散动态范围。通过Flip-around型采样保持电路进行验证,其无杂散动态范围可达91...     

一种高速、低失真的采样保持电路

本文设计了一种低非线性，并提出了减小放大器的建高速、低失真的开关电容采样保持电路，它采用了bootstrapped开关来降立时间的方法。结果表明其在40M的采样速度下，可以得到大于70dB的线性。     

A New Low Distortion Analog Multiplier

A new method has been proposed to reduce the mobility degradation effect on square-law characteristic of the MOS transistor. This method has been applied to an analog multiplier to reduce the harmonic distortion. The analog multiplier designed operates with 5 V power supply. The linear operating range for each input is 3 V. In this operating range the circuit provides a total harmonic distortion of THD=0.6% from X input to the output and THD=0.5% from Y input to the output for operating as voltage controlled amplifier. Similarly, the 3 dB bandwidths are specified as 32 MHz and 34 MHz for X and Y inputs, respectively. The multiplier topology proposed allows external adjustment of the distortion, which can be considered as another important advantage of the circuit. The results show that the new method is effective for reducing distortion.     

一种低压BiCMOS四象限模拟乘法器的设计

提出了一种结构简单的采用 Bi CMOS线性区跨导和输入预处理电路的低压 Bi CMOS四象限模拟乘法器 ,详细分析了电路的结构和设计原理。设计采用典型的 1.2 μm Bi CMOS工艺 ,并给出了电路的 SPICE模拟结果。模拟结果表明 ,当电源电压为± 3V时 ,功耗小于 2 .5m W,线性输入电压范围大约± 2 V。当输入电压范围限于± 1.6 V时 ,总谐波失真和非线性误差均小于0 .8% ,- 3d B带宽大于 110 MHz。     

一种CMOS四象限模拟乘法器的设计

本文提出了一种CMOS四象限模拟乘法器。这种乘法器基于MOS晶体管的电流-电压平方关系,采用线性MOS跨导器、悬浮电压发生器和线性MOS电阻完成乘法运算。这种乘法器具有单端输出电压和较好的温度特性。文章比较详细地介绍了电路特点和工作原理,分析了电路的温度性能,并给出了SPICEⅡ的模拟结果。     

一种宽输入范围CMOS模拟乘法器的优化设计

设计了一种基于CMOS工艺设计的宽输入范围的Gilbert单元乘法器.通过在乘法器的输入端加入有源衰减器和电位平移电路,增大了乘法器的输入范围(±4 V).该乘法器采用TSMC 0.35 μm的CMOS工艺进行设计,并用HSpice仿真器对电路进行了仿真,得到了电源电压为±4 V,以及线性电压输入范围为±4 V时,非线性误差小于1.0%,乘法运算误差小于0.3%,x输入端的-3 dB带宽为470 MHz,y输入端的-3 dB带宽为4.20 GHz的良好结果,整个乘法器电路的功耗为2.82 mW.     

High-Power High-Linearity Uni-Traveling-Carrier Photodiodes for Analog Photonic Links

We have fabricated and characterized two high-power high-linearity uni-traveling-carrier photodiode (UTC-PD) structures. The UTC performances are compared regarding their respective collector design. A -3-dB bandwidth improvement (from 16-25 GHz to 19-32 GHz) is achieved when the collector layer thickness is increased (from 250 to 350 nm, respectively). The bandwidth improvement for large photocurrent is at the origin of a ldquosupra-linearityrdquo effect. Photocurrent saturation effects are investigated and -1-dB compression current measurements at 20 GHz show saturation currents as high as 70 mA at -4 V. We also report third-order intermodulation distortion measurements at 20 GHz. The ldquosupra-linearityrdquo effect enhances the PD linearity with increased photocurrent, leading to a record third-order intercept point of 35 dBm at 40 mA.     

一种高线性度CMOS混频器的设计

采用线性化技术改进的混频器结构提高了线性度.采用TSMC 0.18 μm RF CMOS模型进行了电路仿真.仿真结果:在电源电压为1.8 V时,输入三阶截断点(IIP3)为10.3 dBm,输入1dB压缩点(P-1dB)为-3.5 dBm,增益为9.2 dB,单边带噪声系数为17 dB.     

模拟乘法器的宏模型

本文提出了一个由构造法建立的模拟乘法器的宏模型,该模型可以模拟乘法器的动态特性、静态特性与非线性特性的十几种特性参数,并且电路简单,是一个比较全面而实用的模型。     

模拟乘法器的应用

介绍了模拟乘法器在混频器中的典型应用，它可提高电路的载波抑制比，扩展输入信号的线性动态范围，对不同型号的模拟乘法器的性能进行了对比。     

新型四象限模似乘法器

<正> 一、引言 集成模拟乘法器几乎都以Gilbert单元为基础。1986年,Sanchez首先提出用运算跨导放大器(OTA)组成乘法器的新设想,但只用分立元件进行了实验验证,而动态范围等问题均未解决。本文则根据此原理设计并制成一种单片集成模拟乘法器,它具有电路简单、芯片面积小、不需外加放大器等优点。