超宽带废墟搜救雷达的多生命体目标识别

超宽带废墟搜救雷达是一种新型的搜救设备,在地震等灾害后的救援工作中能够发挥重要的作用,但现有搜救雷达一次探测仅仅只能够识别单个生命体目标,缺乏多生命体目标探测识别的能力,因此提出一种多生命体目标识别的方法。详细叙述了超宽带废墟搜救雷达多生命体目标识别方法的整个信号处理过程,从原始雷达数据的获取,到信号预处理中道内数据压缩、时域积分及无量纲化,再到如何进行多生命体目标识别都有详细的介绍,并在每步处理中给出了实测数据的处理结果,从结果中可以看出所给方法的有效性与可行性。     

多通道数据采集系统设计

介绍了一种基于FPGA+DSP的多路数据采集系统的设计方案,描述了系统的硬件设计方案和硬件电路,阐述了信息采集过程以及外围通讯接口及软件设计。通过Quartus II8.0及CCS 2进行系统仿真,证明了系统设计方案的可行性。     

主元分析在超宽带搜救雷达中的应用

本文利用超宽带搜救雷达对砖墙后有肢体运动的人体进行生命探测,采集雷达回波信号,并利用PCA方法对雷达回波数据进行分解等处理,通过设定自适应阈值,准确判别出雷达回波中是否存在人体体动信号,最后通过实验证明PCA方法可以在超宽带搜救雷达中得到很好的应用。     

超高速数据采集系统在超宽带雷达中的应用

以超宽带雷达应用为背景，提出了超高速实时直接射频采样方案。对系统设计和高速PCB设计技术进行了详细的分析。测试结果和实际应用表明，该超高速采集系统可以实现对超宽带雷达信号的高速高精度实时稳定的采集。它的实现对宽频带雷达信号处理具有重要的意义。     

超宽带雷达中的超高速数据采集技术

以超宽带雷达应用为背景,提出了超高速实时直接射频采样方案。对系统设计和高速PCB设计技术进行了详细的分析。测试结果和实际应用表明,该超高速采集系统可以实现对超宽带雷达信号的高速高精度实时稳定的采集。     

基于双DSP的废墟搜救雷达实时处理系统设计

为了满足废墟搜救雷达数据量大、算法复杂、实时化要求高等特点,采用一种双DSP并行处理系统,主DSP负责与上位机通信、数据采集、体动信号检测和静目标预处理,从DSP负责静目标的检测,通过从DSP的HPI接口实现与主DSP之间的数据通信,解决了单DSP难以满足算法实时化的问题,阐述了处理系统的硬件设计、软件处理流程与软件程序优化方法.     

IDT72V2113在高速数据采集系统中的应用

本文介绍了FIFO IDT72V2113的内部结构、主要功能及其使用方法,对多片IDT72V2113的字长和深度扩展做了详细的讨论,并结合TI公司的TMS320C6000系列数字信号处理器(DSP)说明了与IDT72V2113的连接方法,最后介绍了其在DSP高速数据采集系统中的实际应用。     

基于FPGA的高速实时数据采集系统设计

设计的基于FPGA的高速实时数据采集系统,可控制6路模拟信号的采集和处理,FPGA中的6个FIFO对数据进行缓存,数据总线传给DSP进行实时处理和上传给上位机显示。程序部分是用Verilog HDL语言,并利用QuartusⅡ等EDA软件进行仿真,验证了设计功能的正确性。     

基于DSP＋PCI结构的高速数据采集系统

随着数字信号处理技术和计算机技术的不断发展，基于DSP PCI结构的高速数据采集系统将会得到越来越广泛的应用。本文以开发的实际系统为背景，详细论述了DSP PCI结构的数据采集系统硬件及软件设计方案和实现方法。     

用FIFO设计A/D与DSP之间的接口

在采用CCD对非透明薄板厚度的测量系统设计中，采用高速A／D和DSP等器件进行电路设计可以确定CCD的像点位置。由于A／D转换器的采样速率和DSP的工作时钟频率相差非常大，为了提高DSP的工作效率，避免数据丢失和控制方便，采用小容量的FIFO作为两者之间的接口可以产生很好的效果。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

多路数据采集系统中FIFO的设计

首先介绍了多路数据采集系统的总体设计、 FIFO芯片IDT7202.然后分别分析了FIFO与CPLD、AD接口的设计方法.由16位模数转换芯片AD976完成模拟量至位数字量的转换,由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别.采用FIFO器件作为高速A/D与DSP处理器间的数据缓冲,有效地提高了处理器的工作效率.     

基于CPLD和FIFO的多通道高速数据采集系统的研究

介绍了一种基于CPLD(复杂可编程逻辑器件)和FIFO(先入先出存储器)的多通道高速A/D数据采集系统的设计方法，并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速采集多通道的数据，而又还可以扩展模拟量的输入通道数。     

基于DSP的数据采集和输出系统设计

利用DSP(数字信号处理器) FPGA(现场可编程门阵列)技术,研制了一种数据采集、输出系统,实现了对雷达模拟中频/视频信号的采集及输出显示,可为雷达信号处理算法的实时性及效果验证和分析提供实际数据和显示平台,已经作为实验室专用设备用于雷达信号的采集、输出显示;该系统由DSP、FPGA、双路高速A/D和D/A等构成,可对串行、并行输入的信号进行处理,处理后的信号可以以串行、并行方式输出。介绍了系统的硬件、软件结构和有关实验结果。     

基于DSP和PCI总线的数据采集处理卡

本文介绍了一种利用DPS TMS320VC5402和PCI接口芯片AMCCS5920实现的数据采集处理卡的设计.对VC5402与S5920的接口进行了说明.     

基于CPLD和DSP的雷达信号数字采集接口模块设计

介绍了一种采用CPLD复杂可编程逻辑器件M4A5-128／64和DSP数字信号处理器TMS320VC5402实现的雷达信号数字采集接口模块,对所用主要器件的功能和特性进行了简要说明;讨论了雷达触发信号、船首信号的电平变换电路及视频信号的A／D变换电路,并重点讨论了实现雷达信号数字采集接口设计中CPLD逻辑设计和DSP软件设计。     

基于VC5402多通道缓冲串口的数据采集

在介绍TMS320VC5402多通道缓冲串口（McBSP)的基础上，详细分析了其控制寄存器的配置和工作过程，并结合串行A／D（MAX1284）给出其在数据采集中的具体应用。     

一种基于DSP的高速数据采集系统的设计与实现

研究了一种以数字信号处理器(DSP)为核心的高速多通道数据采集系统，详细讨论了该数据系统的结构与软、硬件实现，分析了计算机并口处于EPP模式下和DSP进行通讯的原理，设计了在EPP模式下采用FIFO实现高速数据传输的电路，并论述了数据采集软件开发中的若干关键技术。现场运行表明，该数据采集系统具有速度快、控制方便、可靠性高等优点。     

一种基于DSP技术的超声波数据采集设计

提出了一种基于DSP技术的数据采集系统,该系统使用高速AD转换芯片和DSP芯片,利用DSP芯片的PWM模块作为AD采样时钟,数据接口采用16位数据总线方式,通过DMA控制的方式实时读取采样数据。实验结果表明,该系统满足数据实时采集的需要。