共查询到20条相似文献,搜索用时 105 毫秒
1.
该文结合国产化芯片动态老炼的实际测试环境,分析了干扰信号对待测芯片数字通信接口的影响;给出了几种常用的数字滤波算法,并针对实际工况环境探讨了各算法的适用性;以新版FPGA控制板为平台设计实现了两种典型通信接口的数字滤波算法模块;在实际老炼环境下对比测试了新旧两种FPGA老炼程序,测试结果表明,数字滤波模块的应用提高了老炼测试的稳定性和可靠性,对国产化芯片的批产测试具有重要意义。 相似文献
2.
3.
4.
5.
6.
8.
从经常出现的问题出发,详细说明了三态电路程序在FPGA中的应用,通过尝试多种不同的三态电路应用的具体实现,分析了问题产生的原因,同时指出了避免发生这些问题的具体方法。 相似文献
9.
10.
11.
近年来,随着FPGA电路在军工和航天领域的广泛应用,用户对FPGA电路的可靠性要求也越来越高。在集成电路的可靠性评估试验中,动态老化试验是最重要的试验之一,FPGA动态老化技术的实现可以提高FPGA电路的可靠性。文章通过研究FPGA电路内部结构和功能模块,讨论FPGA电路加载配置过程的原理和流程,通过对动态老化和静态老化的对比试验和结果分析,研究出FPGA电路动态老化试验方法,并在工程实践中得到了成功实现和应用。 相似文献
12.
13.
当前 ,大多数电视发射台均发送多套电视节目和多套调频节目 ,要实现对各套节目的有效监控 ,对值班人员来说是非常困难的。如何解决这一矛盾 ,是广大电视发射台亟待解决的问题。我台经过多次试制 ,成功地设计制作出多套节目监视监听系统 ,它能有效地对各套节目进行实时监控。不论发送系统发生什么类型的故障 ,都能及时告警 ,经过长期运行使用 ,不仅大大降低了值班人员的工作强度 ,同时也提高了工作效率和播出质量。对于电视发送部分的监控 ,我们采用以下方案 :我台现发送 5套电视节目 ,所以用 5台康佳F2 13 D5型彩电 ,对所发送的各套电视节… 相似文献
14.
在集成电路的可靠性评估试验中,动态老化项目是最重要的试验之一。文章提出了利用新技术对集成电路进行动态老化测试的全新方法,该新方法可以对老化线路板的关键电路信息和老化环境进行多路全面测试的监控,全面提高监控范围,及时发现老化过程中的工作异常,并减少人工,提高评估试验的可靠性,和其他方法相比有独特的优势。文中在技术上就集成电路具体实施动态老化试验过程中的技术细节和功能的实现进行探讨,分析和介绍老化技术中老化信号的生成和加载方法以及实时监控、数据采集方案。 相似文献
15.
主要介绍了研制动态5 MHz信号产生器的背景及利用FPGA实现动态5 MHz信号产生器的原理和方法。介绍了所应用的DDS基本原理,说明了信号发生器的内部结构和软件流程。给出了信号产生器关键参数的计算方法。简要介绍了器件选择依据,最后给出了仿真波形。通过试验,验证设计达到了预期目的,充分显示了DDS与FPGA相结合的好处。 相似文献
16.
17.
数字阵列模块的筛选是剔除早期失效、提高产品使用可靠性的重要手段,而电老炼是其中重要的环节.针对数字阵列模块筛选的具体需求,提出了研究实用化的电老炼系统并详细阐述了系统设计方案,以达到提高产品可靠性的目的. 相似文献
18.
FPGA的系统设计方法解析 总被引:3,自引:3,他引:3
对FPGA的系统设计思想和方法做了简要的介绍,并总结了FPGA设计的通用流程,重点对设计流程中的每一个环节以及相关的概念进行了详细的分析,并谈了作者个人的一些经验。FPGA的设计包括系统设计和设计实现。系统设计一般要对系统进行行为仿真。设计实现是以系统方案为输入,进行RTL级描述、功能仿真、逻辑综合、布线前门级仿真、适配、时序仿真、时序分析、器件编程、系统验证一系列流程的处理才能完成FPGA芯片的设计。设计过程中涉及到模型库、测试激励和约束等重要概念。本文最后简单地介绍了FPGA常见的开发工具,并总结了可编程器件的基本特点。 相似文献
19.
FPGA配置过程监控系统设计 总被引:2,自引:0,他引:2
为了解决系统上电后FPGA应用程序配置失败的问题,设计了FPGA配置过程监控系统。深入分析了FPGA配置的工作流程,阐述了FPGA配置监控系统的核心监控电路、监控软件的设计思想、代码实现及仿真验证过程。最后,用MATLAB对实验数据进行分析处理,得出了FPGA器件的配置失败率和失败曲线以验证设计的可行性和优越性。实验结果表明:利用该系统可以使FPGA配置成功率达到100%,比传统设计方法的FPGA配置成功率提高了0.041%,满足了系统对FPGA配置应用程序成功率高、可靠性强的要求。应用结果显示,FPGA配置监控系统能及时监测出FPGA配置过程所出现的异常,判断分析出问题的根源,最终使FPGA应用程序在系统一次性上电后配置成功。 相似文献
20.
FPGA动态局部可重构技术通常将系统划分为固定模块和可重构模块,可重构模块与其他模块之间的通信都是通过使用特殊的总线宏实现的.总线宏的正确设计是实现FPGA动态局部可重构技术的关键.在研究了FPGA动态局部可重构技术中基于三态缓冲器(Tri-state Buffer,TBUF)总线宏结构的基础上,采用Xilinx ISE FPGA Editor可视化的方法实现总线宏的设计,并借助可重构硬件平台--XCV800验证板,通过设计动态可重构实验,论证总线宏设计的正确性. 相似文献