基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计

以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码,采用Modelsim SE等软件实现了功能、时序仿真。实验结果表明,设计符合实际工作需要。     

基于FPGA的全帧型面阵CCD驱动时序设计

在介绍全帧型面阵CCD的结构和特点的基础上,分析了该类型CCD的驱动信号和时序,并针对CCD442A型CCD设计出了一种基于现场可编程门阵列(FPGA)的全帧型面阵CCD驱动时序。采用集成开发环境和自上而下的模块化设计方法,实现了硬件设计的软件化,提高了开发效率。     

基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计

在分析e2v公司的CCD47—20 Backthinned NIMO型CCD器件驱动时序关系的基础上，结合空间面阵CCD相机电子系统的总体要求，完成了基于FPGA的驱动时序发生器与下位机的一体化设计。选用FPGA器件作为硬件设计载体，使用VHDL语言对一体化的时序与控制通信系统进行了硬件描述。针对ALTERA公司的FPGA器件EP1C6Q240C8对设计进行了RTL级仿真及配置，完成了一体化系统的硬件电路。硬件实验结果表明，所研制的基于FPGA的一体化的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求，还可以与CCD相机上位机进行可靠的串行通信，监测和控制相机的工作状态．     

用单片机驱动线阵CCD的探讨

本文就弥补以往用单片机产生线阵 CCD驱动时序的不足进行了探讨 ;给出了使用 AVR单片机产生驱动TCD12 0 6线阵 CCD的具体实例及相应程序。其定时关系精确 ,驱动频率达到推荐的速率     

基于Verilog的线阵CCD驱动时序设计

针对东芝公司生产的TCD1209D芯片,介绍了一种基于Verilog语言的线阵CCD驱动方案,给出了关键部分的程序代码。采用Modelsim软件对设计方案进行了功能仿真,针对ALTERA公司的现场可编程门阵列EP2C8Q208C8N进行了适配。实验结果表明,该设计方案功耗小,抗干扰能力强,可移植性好,具有较高的开发效率。     

一种低成本线阵CCD驱动与数据采集处理系统的研究

探索了一种在低成本下实现线阵CCD输出信号快速采集以及与PC通信的方法。讨论了线阵CCD系统的整体结构及工作流程。采用VHDL语言编写了驱动程序,实现了CCD的正确工作。利用DSP实现了对下位CCD的控制,在控制程序中利用"乒乓原理"实现了线阵CCD的数据采集,并同时给PC快速上传数据。基于Visual C++6.0平台编写了PC机控制软件,实现了对硬件电路的控制和对CCD输出信号的分析处理。     

基于CPLD的面阵CCD驱动时序发生器设计及其硬件实现

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上，设计了可调曝光时间的面阵CCD驱动时序发生器及其硬件电路．选用CPLD器件作为硬件设计平台，使用VHDL语言对驱动时序发生器进行了硬件描述．采用QuartusⅡ对所设计的驱动时序发生器进行了功能仿真，并针对ALTERA公司的EPM7160SLC84—10进行了RTL级仿真及配置．硬件实验结果表明，所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求，而且还能够调节其曝光时间．     

基于CPLD工作模式可调的线阵CCD驱动电路设计

针对传统驱动电路一旦做出修改,则需对硬件或程序进行改变的缺点,以型号为TCD1707D的线阵CCD为例,介绍了一种工作模式可调的驱动方法.该方法是利用复杂可编程逻辑器件和控制外端结合,通过分别设置内外触发来实现的.在外触发模式下,利用外触发脉冲,可由用户控制CCD的曝光和信号输出时间;内触发时,可以调节CCD的积分时间和驱动频率.为提高信号输出质量,针对EMC问题给出了线阵CCD的外围驱动电路.实验结果表明,该方法调试方便、电路结构简单、集成度较高、输出信号可靠稳定、受干扰小,可配合多种用户需要,对高速精确测量及线阵推扫模式具有一定参考价值.     

基于FPGA的线阵CCD亚像元边缘检测片上系统

为提高线阵CCD边缘检测系统的精度、速度、集成度,以及系统的可靠性,提出一种集成于单片FPGA、全数字化的亚像元边缘检测系统.根据图像边缘灰度梯度的阶跃特性,通过边缘自动检测算法确定出经过高斯滤波处理的CCD图像的像元级边界,在此基础上应用多项式插值算法对图像边缘位置进行亚像元细分,实现亚像元边缘检测.以FPGA作为系统的处理核心及数字电路硬件载体,利用VHDL语言以及MAX＋plus Ⅱ软件对系统进行模块化设计,设计出集成于单片FPGA的线阵CCD亚像元边缘检测系统.系统仿真和测试表明,所设计的片上系统具有高精度、高速度、高集成度、高可靠性的特点.     

使用CPLD实现对DALSA4口输出线阵CCDIT-P1的驱动

本文分析研究了DALSA公司1024元4口输出线阵CCD IT-P1在驱动中存在的诸多问题.针对CCD IT-P1采用多口输出工艺、驱动频率要求高、驱动时序比较难于实现等问题,提出了使用CPLD(Complex Programmable Logic Device)器件结合硬件编程语言VHDL最终实现高频驱动的方法.与使用传统门电路实现高频驱动相比,该方法实现了大量门电路功能,解决了传统方法中大量高频门电路的干扰以及采购等问题,提高了驱动电路的集成化程度、抗干扰性能及可移植性能.实验表明,使用CPLD实现CCD的驱动无论在电路设计,还是在系统集成和抗干扰等方面都表现出良好的性能,使系统十分简洁,优化了整个驱动设计.     

基于FPGA的准直测角系统

为了提高线阵CCD准直测角系统的精度、速度、集成度,以及可靠性,提出一种集成于单片FPGA、光积分时间可自适应调节的片上准直测角系统。以FPGA作为系统处理核心,利用高斯滤波算法对CCD输出信号进行数字滤波,利用边缘自动检测算法获得图像的像元级边界,在此基础上应用多项式插值算法对图像边缘位置进行亚像元细分,最终计算出失准角。利用VHDL语言以及MAX+plus II软件完成了系统设计。系统仿真和实验表明,所设计的片上系统具有高精度、高集成度、高可靠性的特点。     

三电平阶梯波形CCD时序驱动电路设计

针对某些CCD的时序信号有三个电平阶梯的时序波的形式,对其进行时序和驱动设计是比较复杂的,有必要探讨设计一种简单可行的电路以降低设计和调试复杂度。探讨了几种可行的方案,对这几种方案进行了研究比较。介绍了利用一个运算放大器和两个驱动器设计的方案,具有电路结构简单,使用元器件数量少,通用性强,得到的波形足够精确。     

基于线阵CCD反狙击探测仪的研制

针对传统反狙击探测方法主动性差、定位精度低的不足,提出了一种运用"猫眼效应"原理实现激光主动探测的反狙击方法.系统采用半导体激光器作为光源,以线阵CCD作为激光回波探测器.光学系统将一定角度的接收视场和线阵CCD的2 160个像元位置相对应,探测精度可达mrad量级.CCD工作时序由FPGA产生,其程序可在线编译.结合帧减和阈值比较算法,最大程度上剔除了噪声,试验探测距离可达250 m.     

Design of a very high frame rate camera based on an asynchronous CCD driving method

A very high frame rate camera is designed based on an innovative CCD driving method. The CCD driving method is mainly implemented on frame transfer CCDs. Asynchronous drive timing sequences are applied in the image and storage section of the CCDs. Several rows of the charge in the image section are binned onto the same row in the storage section, and there are the same number of images to be stored in the storage section before they are read out. Based on the new driving method, the frame transfer CCDs can work at a very high frame rate in acquiring burst images though the reading speed remains at a lower level. A very high frame rate camera is designed in this paper. The innovative CCD driving method is mainly of concern. An e2v's CCD60 is adopted in the camera system, whose full size resolution is 128 × 128, and the up most frame rate is 1000 Hz in the conventional CCD driving method. By using the presented method, the CCD60 based imager is capable of operating at up to 40000 frames per second (fps) at a recognizable resolution of 128 × 32. Comparing cameras using traditional binning and region of interest technologies, the frame rate is normally less than 5000 fps while the resolution is only 32 × 32 left.     

亚像元边缘检测系统的FPGA实现

提出了一种集成于单片FPGA的数字化线阵CCD边缘检测系统。通过对CCD输出图像的边缘灰度梯度分析,利用高斯滤波除噪、边缘检测算法确定其像元级边界,并提出了一种以最小二乘多项式拟合来确定亚像元级边界位置的新算法。整个系统以现场可编程门阵列器件作为核心及数字电路硬件的载体,利用VHDL语言及图形化输入方式在QuartusⅡ7.2软件平台上进行了系统的设计。误差分析及仿真结果表明,该边缘检测系统的分辨率可达到将近六十分之一的像元宽度,可应用于研制高精度CCD光电自准直仪。