可编程频率合成芯片SY8942V在等效采样中的应用

简要介绍了等效采样的原理，以及可编程频率合成芯片SY89429V的主要功能和特点，并给出SY89429V在一个等效采样系统中的具体应用。该采样系统还包括微控制器、高速ADC、可编程逻辑器件和高速RAM，实现了对1－80MHz周期信号波形的复现。     

可编程频率合成芯片SY89429的原理,设计与应用

美国Ｓｙｎｅｒｇｙ公司的高质量可编程频率合成芯片ＳＹ８９４２９可用１６ＭＨｚ的晶体产生２５Ｍ～４００ＭＨｚ的信号，还可作为占空比调整元件使用，抖动低，频率范围宽，本文了它的工作原理和特点，重点分析了设计使用中的几个常用问题并给出了该芯片的典型应用。     

频率合成器SY89429/30V

1．概述:Micrel－synergy的SY89429/30V频率合成器是为在各种时钟子系统中的运用所设计的。其基本功能是合成所要求的时钟频率,为系统提供高质量、低颤抖的时钟信号源。由于该器件可在25MH2到950MH2的频率     

频率合成技术在移动通信中的应用

本文在阐述频率合成基本原理的基础上,重点讨论锁相环数字频率合成技术,并以目前在移动通信中常用的锁相环频率合成芯片MB1504为例进行分析。     

基于FPGA的等效采样在光时域反射计中的应用

通过FPGA控制延时,产生高精度采样时钟,将等效采样技术引入光时域反射计设计中.与原有基于FPGA的光时域反射计相比,在不更改电路及器件的条件下,将ADC量化精度提高20倍,从而大幅提高OTDR的空间分辨率.     

频率合成技术在卫星通信中的应用

论述了间接式频率合成和直接数字式频率合成技术在卫星通信中的应用，并给出工程中的实例分析，提出了一些减小频率合成器体积、重量、成本的方法。     

基于FPGA的延时精确校准在等效采样中的应用

对一些高频信号如超宽带雷达回波信号,由于其带宽通常在几百兆以上很难对其进行实时采样,通常利用FPGA配合可编程延时芯片对回波信号进行等效采样。由于延时芯片延时值存在温度漂移和各个延时芯片之间的延时值存在差异的问题。设计了一种基于FPGA的延时精确校准方案,使延时芯片的延时值随温度漂移最小化。实验结果表明该延时精确校准方案可行,在高频信号的采集中有很好的参考价值。     

锁相环在捷变频率合成中的应用

捷变频率合成是雷达、通信、电子对抗等领域中极为重要的技术。锁相频率合成（PLL）具有比DDS更优秀的杂散抑制能力,常用于捷变频率合成。本文介绍了捷变合成常用方法,分析了PLL的原理及PLL频率捷变的影响因素。最后讨论了PLL在捷变频率合成中的基本方法,并分别举例说明其特点,对捷变频率合成的研究有很高的参考价值。     

无线通信中的频率合成技术

该文对无线通信中应用广泛的PLL、DDS、PLL与DDS相混合等三种频率合成的方法进行了原理分析,并对每种技术的特点、应用动态和前景进行了描述。     

窄带SAW滤波器在频率合成中的应用

频率合成技术是电子对抗与电子系统实现高性能指标的关键,频率合成器的性能好坏直接影响雷达、导航、通信、空间电子设备及仪器、仪表等现代设备的性能。SAW 滤波器工作频率在 10M~ 3GHz 之间,具有稳定性好、高选择度、尺寸小、质量轻等优点,在频率合成中得到广泛的应用。文章根据 SAW 滤波器的原理和优点,介绍并分析其在频率合成中的应用。这种使用窄带 SAW 滤波器来实现低杂散、低相位噪声、模块小型化的频率合成方法,对于频率合成方案设计具有实际的借鉴意义,有助于推动小型化、低相位噪声的频率合成方法的发展。     

大规模可编程逻辑器件在频率综合器中的应用

分析目前雷达频率综合器对频综控制电路的要求，提出大规模可编程逻辑器件在频综控制电路中应用的优点，并给出一个将CPLD器件应用于某雷达频综控制电路的实例。     

新型数字化可编程频率合成器DDS

频率合成器是从一个或多个参考频率中产生多种频率的器件。他在信息通信方面得到了广泛地应用，并有新的发展。本文主要介绍新型数字化可编程频率合成器(DDS)的原理、特点及其在传输测量仪中的应用。     

一种宽频可编程频率合成器的设计实现

设计了一种宽频率工作范围、可编程的频率合成器.引入自偏置的DLL结构及启动电路扩展系统频率范围,消除误锁定,在保证DLL系统稳定性及不改变系统锁定状态的基础上,实现倍频器倍频因子的随意转换.同时使用两位寄存器配置初始电压,保证系统的快速锁定.该频率合成器用0.13μm 1.8VCMOS工艺实现,工作频率范围为14～700MHz,可供选倍频数为1,2,4,8.在输入时钟为50MHz、倍频数为8、输出时钟频率为400MHz的工作频率下,系统功耗为28.44mW,周期抖动约为9.8ps.     

一种通用可编程数字频率合成器的设计

讨论了锁相式频率合成器的基本原理，设计了一种通用可编程锁相式频率合成器，介绍了其编程置型格式，提出了一种可提高程控分频器工作频率的电路设计方法，并给出了其模拟波形。该电路的最高合成频率为１００ＭＨｚ最小频率间隔为１００Ｈｚ，在工程上具有广泛的应用前景。     

应用于频率合成器的宽分频比CMOS可编程分频器设计

提出一种应用于射频频率合成器的宽分频比可编程分频器设计。该分频器采用脉冲吞吐结构,可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合（SCL）逻辑结构的模拟电路实现,相对于采用数字电路实现降低了电路的噪声和减少了版图面积。同时,对可编程分频器中的检测和置数逻辑做了改进,提高分频器的工作频率及稳定性。最后,采用TSMC的0.13μm CMOS工艺,利用Cadence Spectre工具进行仿真,在4.5 GHz频率下,该分频器可实现200515的分频比,整个功耗不超过19 mW,版图面积为106μm×187μm。     

应用于Bluetooth频率合成器的可编程分频器设计

设计了一种应用于Bluetooth整数频率合成器的可编程分频器.电路设计采用SMIC 0.18 μm CMOS工艺和Cadence Spectre仿真器.整个分频电路由基于SCL(Source-Coupled Logic)结构实现的16/17双模预分频电路和基于标准数字逻辑单元实现的可编程计数器组成.频率合成器的信道间隔设为1 MHz.通过对可编程计数器进行预置数,分频器覆盖整个ISM信号频段(2400～2478 MHz).     

基于SY69753L的3.3V155MbpsOC-3/STS-3时钟恢复和数据重定时电路

SY69753L是一个可在3.3V155Mbps的OC -3/STS -3反向不归零应用中完成时钟恢复和数据重定时功能的完整集成电路。该电路特别适用于SONET/SDH/ATM应用和其它高速数据传输系统。文章给出了采用SY69753L设计的一个时钟恢复和数据重定时电路。     

微波取样锁相频率合成器的设计

阐述了微波接收机中的相位噪声概念及本振源频率不稳定度的实际测量参数,并简要介绍了频率合成技术和锁相环路工作原理.针对卫星电视接收机中微波高稳定本振源的要求,重点研究了取样锁相频率合成器电路的优化设计及性能.     

0.18μm CMOS PLL频率综合器中可编程分频器的设计与实现

介绍了用于WLAN802．11a收发信机的PLL频率综合器中可编程分频器的设计。基于ARTISAN标准单元库对可编程分濒器进行了设计，详细介绍了自定义线负载模型、版图规划、时钟树综合、布局布线、静态时序分析等VlSI设计流程．并通过前端和后端设计的相互协作对电路进行了反复优化。最后给出了可编程分频器的后仿真结果、芯片照片和测试结果，芯片内核面积1360．5μm^2，测试结果表明设计符合要求。