共查询到20条相似文献,搜索用时 921 毫秒
1.
实验发现动态电压应力条件下,由于栅氧化层很薄,高电平应力时间内隧穿入氧化层的电子与陷落在氧化层中的空穴复合产生中性电子陷阱,中性电子陷阱辅助电子隧穿.由于每个周期的高电平时间较短(远远低于电荷的复合时间),隧穿到氧化层的电子很少,同时低电平应力时间内一部分电荷退陷,形成的中性电子陷阱更少.随着应力时间的累积,中性电子陷阱达到某个临界值,栅氧化层突然击穿.高电平时形成的陷阱较少和低电平时一部分电荷退陷,使得器件的寿命提高.
关键词:
超薄栅氧化层
斜坡电压
经时击穿 相似文献
2.
实验结果发现突发击穿(snapback),偏置下雪崩热空穴注入NMOSFET栅氧化层,产生界面态,同时空穴会陷落在氧化层中.由于栅氧化层很薄,陷落的空穴会与隧穿入氧化层中的电子复合形成大量中性电子陷阱,使得栅隧穿电流不断增大.这些氧化层电子陷阱俘获电子后带负电,引起阈值电压增大、亚阈值电流减小.关态漏泄漏电流的退化分两个阶段:第一阶段亚阈值电流是主要成分,第二阶段栅电流是主要成分.在预加热电子(HE)应力后,HE产生的界面陷阱在snapback应力期间可以屏蔽雪崩热空穴注入栅氧化层,使器件snapback开态和关态特性退化变小.
关键词:
突发击穿
软击穿
应力引起的泄漏电流
热电子应力 相似文献
3.
研究了90nm工艺下栅氧化层厚度为1.4nm的n-MOSFET的击穿特性,包括V-ramp(斜坡电压)应力下器件栅电流模型和CVS(恒定电压应力)下的TDDB(经时击穿)特性,分析了电压应力下器件的失效和退化机理.发现器件的栅电流不是由单一的隧穿引起,同时还有电子的翻越和渗透.在电压应力下,SiO2中形成的缺陷不仅降低了SiO2的势垒高度,而且等效减小了SiO2的厚度(势垒宽度).另外,每一个缺陷都会形成一个导电通道,这些导电通道的形成增大了栅电流,导致器件性能的退化,同时栅击穿时间变长.
关键词:
超薄栅氧化层
斜坡电压
经时击穿
渗透 相似文献
4.
通过衬底热载流子注入技术,对薄SiO2层击穿特性进行了研究.与通常的F-N应力实验相比较,热载流子导致的薄栅氧化层击穿显示了不同的击穿特性.通过计算注入到氧化层中的电子能量和硅衬底的电场的关系表明,热电子注入和F-N隧穿的不同可以用氧化层中电子的平均能量来解释.热空穴注入的实验结果表明薄栅氧化层的击穿不仅由注入的空穴数量决定.提出了全新的热载流子增强的薄栅氧化层经时击穿模型
关键词:
薄栅氧化层
经时击穿
衬底热载流子
击穿电荷
模型 相似文献
5.
6.
采用不同的高场应力和栅应力对AlGaN/GaN HEMT器件进行直流应力测试,实验发现:应力后器件主要参数如饱和漏电流,跨导峰值和阈值电压等均发生了明显退化,而且这些退化还是可以完全恢复的;高场应力下,器件特性的退化随高场应力偏置电压的增加和应力时间的累积而增大;对于不同的栅应力,相对来说,脉冲栅应力和开态栅应力下器件特性的退化比关态栅应力下的退化大.对不同应力前后器件饱和漏电流,跨导峰值和阈值电压的分析表明,AlGaN势垒层陷阱俘获沟道热电子以及栅极电子在栅漏间电场的作用下填充虚栅中的表面态是这些不同应
关键词:
AlGaN/GaN HEMT器件
表面态(虚栅)
势垒层陷阱
应力 相似文献
7.
研究了恒压应力下超薄栅氧化层n型金属-氧化物-半导体场效应晶体管(n-MOSFET)软击穿 后的导电机制.发现在一定的栅电压Vg范围内,软击穿后的栅电流Ig符合Fowl er-Nordheim隧穿公式,但室温下隧穿势垒b的平均值仅为0936eV,远小于S i/Si O2界面的势垒高度315eV.研究表明,软击穿后,处于Si/SiO2界 面量子化能级上的 电子不隧穿到氧化层的导带,而是隧穿到氧化层内的缺陷带上.b与缺陷带能 级和电 子所处的量子能级相关;高温下,激发态电子对隧穿电流贡献的增大导致b逐 渐降低.
关键词:
软击穿
栅电流
类Fowler-Nordheim隧穿
超薄栅氧化层 相似文献
8.
9.
热载流子效应产生的栅电流是影响器件功耗及可靠性的重要因素之一,本文基于热载流子形成的物理过程,建立了单轴应变硅NMOSFET热载流子栅电流模型,并对热载流子栅电流与应力强度、沟道掺杂浓度、栅源电压、漏源电压等的关系,以及TDDB(经时击穿)寿命与栅源电压的关系进行了分析研究.结果表明,与体硅器件相比,单轴应变硅MOS器件不仅具有较小的热载流子栅电流,而且可靠性也获得提高.同时模型仿真结果与单轴应变硅NMOSFET的实验结果符合较好,验证了该模型的可行性. 相似文献
10.
11.
在不同应力条件下,研究了AlGaN/GaN高电子迁移率晶体管高温退火前后的电流崩塌、栅泄漏电流以及击穿电压的变化.结果表明,AlGaN/GaN高电子迁移率晶体管通过肖特基高温退火以后,器件的特性得到很大的改善.利用电镜扫描(SEM)和X射线光电子能谱(XPS)对高温退火前、后的肖特基接触界面进行深入分析,发现器件经过高温退火后,Ni和AlGaN层之间介质的去除,并且AlGaN材料表面附近的陷阱减少,使得肖特基有效势垒提高,从而提高器件的电学特性.
关键词:
AlGaN/GaN高电子迁移率晶体管
肖特基接触
界面陷阱 相似文献
12.
13.
14.
15.
16.
针对部分耗尽结构绝缘体上硅(silicon-on-insulator, SOI)器件低频噪声特性展开实验与理论研究. 实验结果表明, 器件低频噪声主要来源于SiO2-Si界面附近缺陷态对载流子的俘获与释放过程; 基于此理论可提取前栅和背栅氧化层界面附近缺陷态密度分别为8×1017 eV-1·cm-3和2.76×1017 eV-1·cm-3. 基于电荷隧穿机理, 在考虑隧穿削弱因子、隧穿距离与时间常数之间关系的基础上, 提取了前、背栅氧化层内缺陷态密度随空间的分布情况. 此外, SOI器件沟道电流归一化噪声功率谱密度随沟道长度的增加而线性减小, 这表明器件低频噪声主要来源于沟道的闪烁噪声. 最后, 基于电荷耦合效应, 分析了背栅电压对前栅阈值电压、沟道电流以及沟道电流噪声功率谱密度的影响. 相似文献
17.
研究了深亚微米PMOS器件在负偏压温度(negative bias temperature, NBT) 应力前后的电流电压特性随应力时间的退化,重点分析了NBT应力对PMOS器件阈值电压漂移的影响,通过实验证明了在栅氧化层和衬底界面附近的电化学反应和栅氧化层内与氢相关的元素的扩散,是PMOS器件中NBT效应产生的主要原因.指出NBT导致的PMOS器件退化依赖于反应机理和扩散机理两种机理的平衡.
关键词:
深亚微米PMOS器件
负偏压温度不稳定性
界面态
氧化层固定正电荷 相似文献
18.
为了缓解AlGaN/GaNhighelectronmobilitytransistors(HEMT)器件n型GaN缓冲层高的泄漏电流,本文提出了具有氟离子注入新型Al0.25Ga0.75N/GaNHEMT器件新结构.首先分析得出n型GaN缓冲层没有受主型陷阱时,器件输出特性为欧姆特性,这样就从理论和仿真方面解释了文献生长GaN缓冲层掺杂Fe,Mg等离子的原因.利用器件输出特性分别分析了栅边缘有和没有低掺杂漏极时,氟离子分别注入源区、栅极区域和漏区的情况,得出当氟离子注入源区时,形成的受主型陷阱能有效俘获源极发射的电子而减小GaN缓冲层的泄漏电流,击穿电压达到262v通过减小GaN缓冲层体泄漏电流,提高器件击穿电压,设计具有一定输出功率新型A1GaN/GaNHEMT提供了科学依据. 相似文献
19.
本文针对不同结构、尺寸的石墨烯场效应晶体管(graphene field effect transistors, GFET)开展了基于10 keVX射线的总剂量效应研究.结果表明,随累积剂量的增大,不同结构GFET的狄拉克电压VDirac和载流子迁移率μ不断退化;相比于背栅型GFET,顶栅型GFET的辐射损伤更加严重;尺寸对GFET器件的总剂量效应决定于器件结构; 200μm×200μm尺寸的顶栅型GFET损伤最严重,而背栅型GFET是50μm×50μm尺寸的器件损伤最严重.研究表明:对于顶栅型GFET,辐照过程中在栅氧层中形成的氧化物陷阱电荷的积累是VDirac和μ降低的主要原因.背栅型GFET不仅受到辐射在栅氧化层中产生的陷阱电荷的影响,还受到石墨烯表面的氧吸附的影响.在此基础上,结合TCAD仿真工具实现了顶栅器件氧化层中辐射产生的氧化物陷阱电荷对器件辐射响应规律的仿真.相关研究结果对于石墨烯器件的抗辐照加固研究具有重大意义. 相似文献
20.
在不同短路电流条件下,进行了不锈钢(1Cr18Ni9Ti)电极气体火花开关连续多次自击穿放电实验,通过测量电极质量损失、表面粗糙度和自击穿电压的变化,研究电极烧蚀特性及其对自击穿性能的影响。实验结果表明:随着放电电流峰值和周期增大,电极材料烧损速率与电容电荷量呈线性增加,而电极表面烧蚀粗糙度与电流峰值呈线性增大,自击穿电压变化达到峰值和稳定区的放电次数减少,但稳定阶段的自击穿电压值及其相对标准偏差同时减少,五种放电电流情况下,自击穿电压概率密度分布均遵循高斯函数。 相似文献