亚100纳米级标准单元的可制造性设计

本文介绍了亚100纳米工艺可制造性验证的一组工艺仿真和错误定位技术,制定了标准单元可制造性设计(DFM,Design For Manufacturability)的流程,重点讨论了在亚100纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案.依靠以上DFM技术方法,完成了实际90nm工艺标准单元可制造性设计工作.     

可制造性设计在纳米SOC中的应用和发展

随着图形特征尺寸的不断缩小、集成度的不断提高,集成电路已进入纳米系统芯片(SOC)阶段,摩尔定律依靠器件尺寸缩小得以延续的方式正面临着众多挑战。分析了纳米SOC中影响性能和良品率的关键效应及相应的措施。从半导体产业链的发展演变指出了可制造性设计(DFM)是纳米SOC阶段提高可制造性与良品率的解决方案。与光刻性能相关的分辨率增强技术(RET)是推动DFM发展的第一波浪潮,下一代的DFM将更注重良品率的受限分析及设计规则的综合优化。综述了DFM产生的历史及发展的现状,并对其前景进行了展望。     

纳米工艺可制造性设计EDA技术

1、概论近几年来,可制造性设计(DFM,design for manufncturability)一直是全球EDA业界最热门的题材。似乎任何产品只要跟DFM沾上边,马上就修成正果,得道升天。综观诸子百家对于DFM的定义则是见仁见智,莫衷一是。就从各家EDA公司的网页上进行了解,DFM可以是优化标准单元库的成品率,或是压缩版图,也有说是优化晶圆映射(Wafer Mapping),以至于平坦化填充,以及时序收敛。很明显的,就以上所涵盖的领域来说并没有一个交集。也由此可知,DFM事实上是一个非常广阔的领域。因此,在开始谈DFM之前就必须先对本篇所提及的DFM做一个明确的定义。     

纳米时代的可制造性设计

集成电路产业在遵循摩尔定律发展进入纳米时代后，制造工艺效应对芯片电学性能的影响越来越大，使得在设计的各个阶段都必须考虑可制造性因素。介绍了可制造性设计中的分辨率增强技术、工艺可变性，以及建立可制造性设计机制中的多方合作问题。     

基于波峰焊料填充提升的可制造性设计优化研究

作为一种常见的电装工艺焊接方式,波峰焊的焊料填充高度是影响焊接可靠性的关键因素.文章介绍了波峰焊焊料填充的机理,并分析了过大孔径设计、瓶塞效应设计和铜箔实连接设计三种典型可制造性设计引起填充不足的原因,并探讨了有助于焊料填充提升的设计优化方案.     

亚波长设计中的可制造性验证方法

描述了一种采用分辨率提高技术后用于可制造性设计的验证方法.该方法的目的是验证设计功能与设计目的是否一致,更精确地说,使刻印出来的图像与设计一致.还描述了这种基于模型的验证方法的过程建模,实例说明这种方法的性能.     

谈无铅领域的可制造性设计

SMT行业面临的一个新挑战是转向无铅。本介绍适合无铅产品使用的层压板材料及其可靠性。[第一段]     

基于虚拟制造技术的集成电路工艺设计优化

采用虚拟制造技术对0.8μm双阱LPLV CMOS工艺进行优化，确定了主要的工艺参数。在此基础上，对全工艺过程进行仿真，得到虚拟制造器件和软件测试数据，所得结果与实测数据吻合得很好。     

表面贴装PCB的可制造性设计

可制造性设计是一种新颖的设计方法,它是生产工艺质量的保证,并有助于提高生产效率。就表面贴装PCB设计时需考虑的一些制造工艺性问题进行阐述,给设计人员提供一个参考。     

立用DFM方法优化01005组件产品可制造性设计

印制板（PCB）设计是表面组装技术的重要组成部分,它是衡量SMT工艺水平的一个重要标志,是保证表面组装质量与生产效益的重要条件之一,对于超细间距FPr（U1tra Finepitch Technology）微型电子联接器件（01005、WLCSP、uQFN等）的高密度组装板尤其如此,而可制造性设计DFM（Designfor Manufacturing）是实现此目的重要方法。为此,笔者将以优化01005器件产品的可制造性设计为例,应用DFM方法努力探索并优化其组装工艺设计。     

光刻、OPC与DFM

讨论了90/65nm芯片设计采用可制造性设计的必要性和优势。介绍了以RET/OPC为核心的可制造性设计。     

基于可制造性设计的PCB协同设计

针对一般CAD设计中PCB板难以满足实际工程电子系统工艺布线需求的难题,提出一种基于可制造性设计的PCB协同设计方法.讨论了在制造业加工中用PCB CAD工具设计的PCB版可能出现的物理实现瓶颈,从概念上对可制造性设计进行分析;介绍了与PCB板协同设计相关的软件设计平台.基于可制造性设计概念,对FPGA与PCB的协同设计进行了探讨.     

SMT印制电路板的可制造性设计与审核

本文叙述了SMT印制电路板的可制造性设计及审核在提高SMT加工质量、提高生产效率、提高电子产品的可靠性、降低成本中的重要作用。分析了不良设计在SMT制造中的危害和造成不良设计的原因，并简单介绍了SMT印制电路板可制造性设计的内容及实施过程。     

超深亚微米与纳米级标准单元的可制造性设计与验证技术

当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战.由于亚波长光刻的使用,图形转移质量将严重下降.在这种情况下,以集成电路的可制造性作为目标的"可制造性设计"方法在标准单元设计中变得至关重要.本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作.同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程.     

超大规模集成电路的可制造性设计

以Synopsys推出的TCAD软件TSUPREM-Ⅳ和Medici为蓝本,结合100nm栅长PMOSFET的可制造性联机仿真与优化实例,阐述了超大规模集成电路DFM阶段所进行的工艺级、器件物理特性级优化及工艺参数的提取。     

电子产品可测试性与可制造性设计

随着电子制造行业的迅猛发展与市场竞争的日益激烈,产品质量的重要性愈发突出。本文重点提出面向质量的DFT和DFM设计方法,并应用它来提高产品可测试性和可制造性,提高测试和生产效率,最终达到提高产品质量的目的。     

集成电路可制造性设计理论与统计最优化方法统一模型的研究

文中系统地介绍了集成电路可制造性设计的基本概念，讨论了ＩＣ发展趋势和ＶＬＳＩ的极限，以及功能设计向优化设计过渡的必然性。综合考虑了电路制造的参数成品率极大，最佳容差设计，调整设计和制造费用极小化问题，提出了建立在不可微规划框架上的统计最优化方法的统一模型。     

纳米级BiCMOS双极架构的可制造性设计

基于对小尺寸双极性器件特性的理论分析,对合理实现BiCMOS的架构模式进行了深入研究,完成了TSUPREM-Ⅳ与MEDICI接口的TCAD可制造性设计流程,实现了BiCMOS环境下集成化小尺寸器件管芯制程的全流程虚拟制造。器件基区宽度小于100nm,器件特性理想。     

纳米工艺时代的可制造性设计

近几年来,DFM一直是全球EDA业界最热门的题材.从各家EDA公司的网页上进行了解,DFM可以是优化标准单元库的成品率.或是压缩版图.也有说是优化晶圆映射(WaferMapping),以至于平坦化填充.以及时序收敛.