共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
一种低电压工作的高速开关电流Σ-Δ调制器 总被引:1,自引:0,他引:1
基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作. 相似文献
4.
5.
6.
7.
8.
提出了一种用于增量型Σ-ΔADC的调制器设计的算法。该算法针对增量型Σ-ΔADC中的积分器系数进行优化,采用两步式搜索的方法,对可能的最优解组合进行多次求解与对比分析。基于该算法,设计了一种16位40 kS/s增量型Σ-ΔADC。可以对ADC电路的有效精度和输入采样速率这两个性能指标进行有效调节及优化。仿真结果表明,采用所提出的优化设计算法可以将ADC的输入采样速度由40 kS/s提升到51 kS/s,或者将ADC的ENOB由13.76 bit提高到14.72 bit,且不增加额外功耗。 相似文献
9.
设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35 μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 dB,THD为-104.9 dB,ENOB可达16.78位,总功耗仅为0.4 mA。 相似文献
10.
11.
12.
13.
14.
15.
16.
针对Σ-Δ调制器输入失调电压的需求,设计了一种新型低输入失调电压的Σ-Δ调制器。利用斩波稳定运算放大器和新颖的开关电容积分器,动态消除了直流失调电压以及低频噪声(主要包含1/f噪声),使得调制器的输入失调电压微乎其微。基于0.15 μm CMOS工艺,利用Hspice软件对电路进行仿真,同时采用Matlab和TCL对仿真结果进行分析。仿真结果表明,在电源电压为4.5~5.5 V、温度为-40 ℃~85 ℃、各种工艺角下,低频噪声抑制能力增加了15 dB,且当运算跨导放大器的失调电压为10 mV时,Σ-Δ调制器的输入失调电压由9.7 mV下降为0.4 mV。 相似文献
17.
介绍了一个应用于G.712语音编码的16位2 MHz采样率Δ-Σ调制器(SDM),利用Matlab优化调制器系数,并采用全差分开关电容共模反馈两级跨导放大器和动态比较器降低功耗.模拟结果显示:在2 MHz采样时钟下,输入4 kHz语音信号可获得101 dB信噪比输出,相当于16位精度.电路采用0.18 μm CMOS工艺实现,核心面积为340 μm × 160 μm.电路在1.8 V工作电压和2 MHz采样率下,总功耗约165.6 μW. 相似文献
18.
19.
20.
在简要介绍高阶1位量化Σ-ΔA/D转换器基本原理的基础上,分析了Σ-Δ调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法。同时,结合实际高阶模拟Σ-Δ调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计。与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据。 相似文献