基于FPGA视频合成系统设计与实现

为实现将输入的六路BT656视频无失真地合并成一路BT1120视频输出,采用将FPGA技术和视频合成系统相结合的设计方法,用verilog语言设计完成有效视频数据的抽取、SRAM乒乓操作以及FPGA对于视频的拼接处理方法。该系统由视频输入解码模块、存储模块、输出解码模块、i2c模块以及时钟管理模块组成。经算法仿真和逻辑综合,该设计可以实现视频合成的基本功能,满足视频监控系统的实时性要求.综合结果表明该设计占用FPGA片上逻辑资源少,系统运行频率高。     

基于FPGA的雾霾视频图像实时复原系统研究

针对雾、霾等恶劣气象条件下, 视频监控等户外视频设备对视频图像实时复原的需要, 提出一种快速图像复原算法的FPGA实现方法, 通过适当降低算法复杂度达到了降低时间开销和硬件实现复杂度的目的。通过将一帧视频分解成3×3小窗口进行运算, 以窗口中心像素的流水计算替代一帧视频像素计算, 使每个像素在3个时钟周期内完成全部运算, 确保了系统能够实时复原, 降低了复原模块对硬件的开销。实验证明:FPGA处理结果和MATLAB处理的结果相符, 可以在保证除雾效果的前提下, 实时处理分辨率为640×480视频并以29帧/s速度流畅显示。     

基于FPGA的ARINC429总线嵌入式接口板的设计与实现

提出了在一块芯片内实现ARINC429总线协议,并将USB、PCI两种接口结合在一块接口板上的新构想;并根据板卡的功能和技术指标要求,设计了基于FPGA的ARINC429总线接口板;在硬件设计上采用模块化方法设计了系统的硬件电路,分析了各部分的功能,并对硬件接口进行了详细的设计;软件设计上从硬件和软件两方面论述了NIOS Ⅱ处理器的设计,从总体设计、发送通道、接收通道、接口逻辑等方面设计与实现了多通道总线协议IP核;最后对板卡的功能进行测试,结果表明设计的接口板能够达到ARINC429数据通信的要求,能够克服专用芯片中的数据格式固定,使用不够灵活方便等缺点。     

基于FPGA的高速数据传输系统设计与实现

为了满足国家重点专项“量子科学实验卫星”中“量子存储板”高速串行数据传输的测试要求,提出了一种以Nios II嵌入式处理器为控制核心,TLK2711、RS422、USB2.0和千兆以太网为传输接口的高速数据传输解决方案;系统采用TLK2711完成高速数据的串并转换,采用RS422完成命令和控制信号的传输,实现与“量子存储板”的高速数据传输;利用Xilinx公司Zynq-7000芯片独有的ARM+FPGA架构实现千兆以太网完成数据的高速传输,利用EXAR公司XR21V1414 USB转串口芯片实现命令、遥测等数据的传输;采用Labview编写上位机控制整个系统的运行,实现命令发送、指令解析、运行状态显示、数据帧产生、高速数据传输、解析和存储等功能;实测结果表明,此系统数据传输速率高达600 Mbps,满足高速串行数据传输的要求,且具有稳定性高、可靠性好等优点。     

基于FPGA FIFO处理的多路CAN总线高速通信设计

船舱监控系统中,需要对各种设备的交互数据进行实时采集分析。提出一种基于FPGA多路CAN总线的高速通信设计。采用多路隔离CAN总线通道,在FPGA中引入FIFO处理单元,实现实时操作系统上的高速报文交互。试验证明,该设计有效提高多路CAN总线通信的极限速率,合理优化计算机系统中断资源分配方式,降低CAN总线通信的中断频率。     

基于FPGA的红外图像处理与实时显示系统研究

介绍了基于FPGA的红外图像处理与实时显示系统的工作原理。针对传统的红外焦平面阵列(IRFPA)非均匀性校正算法的不足，提出了对采用神经元法和两点线性法校正其非均匀性算法的改进，重点介绍了两点线性法的软硬件实现方式，该算法在Spartan系列FPGA上实现并获得成功。     

基于双PCI总线的高速视频记录方法

基于目前图像传感器和计算机软硬件技术水平，提出了一种实现超高速视频流数据长时间连续记录方法。以DSP为核心的控制电路直接驱动图像传感器的视频流，将其一分为二，并转换为两路标准数字视频信号，经由两路高路PCI总线记录到硬盘。同时详细讨论了性能优异的卡对卡技术和适合随机存取的RAID技术实现连续记录的方法。     

FPGA在视频监控系统中的应用与设计

针对现有的视频监控系统具有性能低,灵活性差,不便更新,开发成本高,可靠性低的问题,设计了一种基于现场可编程门阵列FPGA的视频监控系统。该系统首先利用CMOS摄像头OV7670获取模拟视频图像,双端口SDRAM对图像数据进行缓存,然后利用FPGA对视频信号处理能力强,集成度高,灵活性强,并行处理等特点实现对视频信号的处理,进而达到最终在VGA显示器上显示的效果。与其他视频监控设备相比,该系统能够高效的实现视频监控,而且具有实时性高,成本低,可靠性强等优点。     

红外视频图像增强处理系统设计

为红外视频图像的实时增强设计了一套可应用于空间狭小环境中的小型化图像增强处理系统。以FPGA为系统核心,并使用CPLD对系统进行配置,简化了系统设计,使处理系统硬件更加紧凑,运行更加可靠。给出了系统主要功能模块的实现方法。在红外视频图像系统中使用,图像增强效果明显。     

基于FPGA的视频信号数字化光纤传输实验接收装置的设计与实现

介绍了以FPGA为主控芯片,以光纤为通讯媒介的视频信号数字通信实验装置的设计实现过程,并对电路各个模块的功能及实现加以说明.电路在Altium Designer中设计完成,采用分模块式的设计,结构清晰,易于实现.在QuartusⅡ环境下用VerilogHDL语言进行编程并对程序进行仿真.该装置已做成了实体,可以实现视频信号的传输.     

基于FPGA的智能放大器的研究与实现

在许多检测仪表的设计和应用中,由于被测信号幅度变化范围大、频带宽,通常采用设置量程变换开关的方式对被测信号进行满量程放大以保证测量的精度,使得硬件结构复杂。为了实现测量的智能化, 设计了一种基于FPGA(Field Programmable Gate Array,现场可编程门阵列)的智能放大器,可以根据信号的变化相应调整放大器的增益、可对动态范围宽的输入信号用最佳增益对其进行放大,使得放大后输出信号落入设定的窗口范围之内。该放大器已应用于植物种苗磁电场复合诱导繁育控制系统中,运行结果表明,该设计参数精度高,可靠性强,方便实用。     

基于FPGA和单片机的多路信号光纤传输系统设计

基于FPGA和单片机技术,设计了多路信号光纤传输系统,利用单片机实现了模拟数据的高精度采集和通信信号的双向传输,利用FPGA实现了多路复杂信号的处理与传输。实验证明：该系统不仅能传输多路模拟与数字信号,以及低速数字信号与高速脉冲信号,还能实现双向CAN通信。与现有光纤传输系统相比,多路信号光纤传输系统不仅实现了多路复杂信号的采集,而且使用一根光纤实现了大容量多数据的双向传输,一方面减小了产品体积,另一方面降低了产品成本。     

基于FPGA并行处理的实时图像相关速度计

研究制作了一种采用高速线阵CCD的实时相关速度计,其测量数据的输出速率可达每秒一万次。针对以往光学相关测速方法的问题进行了讨论,探讨了适合FPGA并行处理的算法,制作了高速线阵CCD摄像机及其处理装置。通过实验验证了系统的可行性和可实现性。     

基于USB3.0的高速数据传输电路的设计

针对大容量数据记录器与外围计算机之间的数据通信时间长速度慢的问题,借助USB3.0接口良好的向后兼容性、易于使用性、可热插拔性、传输速度快等特点,设计了以FPGA为主控单元, DDR2 SDRAM作为高速大容量缓存,USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路系统。采用外接I2C接口的EEPROM作为USB3.0接口芯片的启动方式;通过专用的线性稳压器为DDR2提供稳定的参考电压和吸收电流;最后详细介绍了USB3.0接口芯片的固件程序配置和FPGA控制模块的逻辑设计。实验测试结果表明,通过USB3.0接口该系统数据传输速度达到149.29M/S,且数据传输可靠。     

基于FPGA的图像预处理滤波算法

论述了现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)在实时数字图像处理中的应用,同时给出了滤波算法的基本原理、系统的组成框图、VHDL程序的流程图等,图像处理的速度能满足实时性的要求。     

基于FPGA的多速率信号发送器的设计

针对传统多速率信号发送器信号的非线性失真大、可调性差等问题,文中提出了一种基于FPGA与DAC5682的新型的设计方案。方案中着重介绍了DAC5682数模转换模块的实现方式以及多速率信号处理算法的实现。DAC模块可以同时实现4通道的数模转换,采样率可以达到1Gsps。同时,为了验证FPGA算法设计的可靠性,文中首先通过MATLAB平台对算法进行了仿真建模分析;然后通过硬件描述语言将算法移植到FPGA电路上,在modelsim中实现了综合后仿真;最后给出了仿真波形。通过仿真验证,发送器具有良好的滤波效果,并可根据实际需求灵活的对基带频率以及变换后的混频模块进行相应的变换和升级。通过FPGA+DAC的设计,简化了系统结构,还能较为高效的实现系统中的各项技术指标。该系统可以广泛应用与移动通信系统中。     

DDR2 SDRAM控制器接口的FPGA设计及实现

DDR2 SDRAM是第二代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。DDR2芯片的控制较为复杂,为了解决DDR2芯片的驱动及功能验证问题,在介绍了其特点和工作机制的基础上,提出了一种简化的工作流程图,进而给出该控制器的总体设计、FPGA器件的引脚分配及验证方法。其中验证方法采用Verilog HDL硬件描述语言构建了DDR2控制器IP软核的测试平台,通过ModelSim软件对DDR2仿真模型测试无误后,再使用QuartusII软件的嵌入式逻辑分析仪工具SignalTap II抓取FPGA开发板实时信号。开发板上的验证结果表明：DDR2芯片初始化成功;其引脚上有稳定的读写数据;在双沿时钟频率200MHz下,写入数据和读出数据一致。故DDR2控制器设计达到要求,且控制器接口简单、工作稳定、移植性强。