H.264/AVC中去块效应滤波系统的结构设计

针对H.264/AVC解码器中的去块效应滤波系统提出了一种有效的VLSI硬件结构.该系统是基于OR1200处理器挂于Wishbone总线上,采用UMC0.18 CMOS工艺流片.该系统较以往去块效应滤波系统具有高效率低复杂度等特点.由仿真综合结果可知,该系统在工作频率100MHz时对HDTV(1 920×1 088@29 fps;1 280×720@66 fps)能较好实现实时滤波,并且综合后的逻辑门只有15.33 k(不含片内SRAM).     

H.264编/解码器中去块效应滤波系统的设计

提出了一种针对H.264/MPEG-4 AVC标准的高性能低复杂度的去块效应滤波系统的VLSI结构,该结构利用数据重用机制以减少数据的吞吐量,同时辅以高效的数据流控制和并行计算.在100MHz的情况下,该结构满足1920×1088@30Hz的高清晰度视频编解码要求.     

H.264中的去方块滤波

介绍了H.264视频编码标准中的自适应去方块滤波的原理、过程及参数选取,并在此基础上进行了仿真实验。实验结果表明,去方块滤波在提高图像质量和降低编码视频码率上效果显著。     

H.264去块滤波算法及硬件实现

H.264是ITU-T/ISO在2003年公布的最新的国际视频压缩编码标准,它大大提高了编码效率和图像质量,其中一个重要原因是在编解码环路中引入了去块滤波器。介绍了H.264视频编码标准中的去块滤波算法,并提出了一种可实现的去块滤波器硬件结构。该结构通过合理利用本地SRAM资源,大大减少了总线带宽需求,提高了硬件处理速度。仿真结果显示,通过该去块滤波器进行环路滤波,很大程度地消除了方块效应,图像质量得到明显改善。     

H.264去块滤波快速算法的设计与实现

介绍了H.264去块滤波的基本原理,并基于滤波强度预判的思想提出了一种快速去块滤波算法.通过软件实现验证了该算法在不影响解码图像质量的前提下较标准中的算法节省了约70%的滤波运算量,有效提高了软件解码器的运行速度,有助于H.264解码器实时应用的实现.     

H.264视频编解码器中去方块滤波的实现

基于块的混合编码是H.261、H.263、H.264、JPEG、MPEG的基本编码方案,然而在量化系数较大的情况下会产生明显的方块效应.对于图像中的平滑区域,我们的方法利用了同一块中原始像素的连续性以及相邻块的相关性等特征来减小跨边界像素点的不连续性.对于边缘区域,采用了一个边缘保留平滑滤波器.实验结果表明,该去方块滤波器在平滑噪声和消去方块效应的同时,能保留图像的主要结构特征,在提高图像主观质量和降低编码视频码率上效果显著。     

H.264/AVC中去块效应环路滤波的VLSI实现

提出了一种适用于H.264编解码环内去块效应滤波的VLSI结构。利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,并通过增加本地SRAM,使垂直滤波数据来自本地,读写外部SDRAM的次数减半,从而大大减少滤波处理的周期数。设置转置寄存器,水平滤波和垂直滤波可共用一维滤波电路。仿真结果显示,一个宏块去块效应滤波仅需要230个周期。在0.18μm工艺下,最大频率100M时,综合逻辑门数为14K。     

H.264编码系统的特点及其应用前景

简要介绍了H．264标准信源编码的特点和优点，分析了它在xDsL、数字电视、高清晰度电视以及移动通信等方面的应用前景，阐述了H．264目前的发展情况。     

H．264抗块效应滤波器

应用抗块效应滤波器的目的是为了减少块失真。抗块效应滤波器是在编码器和解码器的反变换之后应用的。滤波器有两种好处：（a）平滑块边缘，改善解码图像质量（特别是在较高的压缩比时）：（b）为了在编码器中对后面的帧进行运动补偿预测．使用滤波宏块．造成预测后产生一个较小的残差。操作过程是这样的对帧内编码宏块进行滤波．使用未滤波的重建宏块形成预测帧．进行帧内预测．但整幅图像边缘不被滤波。     

H.264分级编码在流媒体系统中的应用

设计并实现了一种基于H．264分级视频编码技术的视频交互系统,充分利用网络带宽,实现了网络带宽和视频质量之间的最优化,可满足不同网络用户的需求。     

Mode dependent loop filter for intra prediction coding in H.264/AVC

In this paper, a high performance and low complexity loop filter is proposed for intra prediction coding. Although the deblocking loop filter (DLF) has achieved outstanding performance on suppressing quantization noise, it also induces details information loss because of the smoothing operation. To achieve better restoration performance, we propose a filter set named mode dependent loop filter (MDLF) which adaptively select the filter coefficients according to various local characteristics. In the homogeneous areas, the task of the filter emphasizes on smoothing the noise. In the heterogeneous areas, the proposed filter concentrates on preserving the details. Based on the spatial correlation assumption and statistical analysis, the intra mode combination is used to classify the training samples with different local characteristics. Then the classical least mean square error framework is employed to solve the coefficients for the proposed filter set. In this way, a more efficient adaptive loop filter scheme can be achieved for specific intra mode combination. Experiment results show that the proposed loop filter achieves superior coding gains compared to the H.264/AVC High Profile. Furthermore, relative to QALF+DLF, a comparable performance also can be achieved by the proposed MDLF with far less complexity increase.     

无SRAM的H.264/AVC去块效应滤波器

针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18m工艺下,综合后的等效逻辑门数只有16.8k。     

H.264解码器中一种新颖的去块效应滤波器设计

在此完成了H.264/AVC解码器中高效低功耗的去块效应滤波器设计.该设计采用5阶流水线技术,配合混合边界滤波顺序与打乱次序的存储数据更新机制,解决了数据与结构冒险问题,因此获得了正常流水线操作中的0延迟,使得基于流水线的设计架构得到最大程度的实现,同时提高了系统吞吐量并降低了功耗.该设计在FPGA芯片上验证的工作频率上限大约为200 MHz,吞吐量为滤波单个宏块需要198个时钟周期.使用0.18μmCMOS工艺,Synopsys Co.的DC工具对滤波器模块进行综合,结果为时序收敛,功耗约为2μW.仿真结果显示,可以对QCIF标准的视频(60 f/s)进行实时环路滤波,该环路滤波器可以用于H.264/Avc实时解码器中.     

A Multi-core Architecture Based Parallel Framework for H.264/AVC Deblocking Filters

Deblocking filter is one of the most time consuming modules in the H.264/AVC decoder as indicated in many studies. Therefore, accelerating deblocking filter is critical for improving the overall decoding performance. This paper proposes a novel parallel algorithm for H.264/AVC deblocking filter to speed the H.264/AVC decoder up. We exploit pixel-level data parallelism among filtering steps, and observe that results of each filtering step only affect a limited region of pixels. We call this “the limited propagation effect”. Based on this observation, the proposed algorithm could partition a frame into multiple independent rectangles with arbitrary granularity. The proposed parallel deblocking filter algorithm requires very little synchronization overhead, and provides good scalability. Experimental results show that applying the proposed parallelization method to a SIMD optimized sequential deblocking filter achieves up to 95.31% and 224.07% speedup on a two-core and four-core processor, respectively. We have also observed a significant speedup for H.264/AVC decoding, 21% and 34% on a two-core and four-core processor, respectively.

H.265解码器去块滤波并行化设计与性能优化

H.265继续沿用H.264编码架构,去方块滤波器也是H.265视频编码标准的一个重要选项,去除混合编码带来的块效应极大改善了视频的质量,但由于H.265超级宏块的存在,去方块效应滤波相关参数层层嵌入在每个小的处理单元中,这种结构不利于实现基于宏块行间的并行化,同时也很难高效地利用Cortex-A9架构SIMD优化性能.首先详细分析H.265标准去块滤波器的处理过程以及并行处理的困难,进而提出一种便于实现基于宏块行间的并行去块滤波结构,然后进行Cortex-A9汇编优化.基于HM14.0实验,改进去方块效应滤波器计算复杂度从占整个解码器25％降至14％,大大提升了解码器性能,为移动设备上实现H.265大分辨率视频实时播放奠定基础.     

基于CUDA的H.264去方块滤波的设计与实现

详细分析了统一计算设备架构(CUDA)的编程模型,从并行计算角度对H.264视频编解码中的去方块滤波进行研究和优化,提出了基于CUDA加速的去方块滤波并行处理方法.通过对高清测试序列的实验表明,利用GPU并行处理能力能够明显提高视频编解码速度,并有效降低CPU资源占用率.     

A Novel High Performance Architecture for H.264/AVC Deblocking Filtering

This letter presents an architecture based on a new double‐filter strategy to perform the adaptive in‐loop filtering process specified by the H.264/AVC standard. The proposed architecture shows considerable advantages, both in terms of hardware cost and latency, when compared with the approaches found in the most recent literature.