基于NIOS II处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS II软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33 MB/s,且工作稳定可靠。     

基于FPGA的高速数据传输系统设计与实现

为了满足国家重点专项“量子科学实验卫星”中“量子存储板”高速串行数据传输的测试要求,提出了一种以Nios II嵌入式处理器为控制核心,TLK2711、RS422、USB2.0和千兆以太网为传输接口的高速数据传输解决方案;系统采用TLK2711完成高速数据的串并转换,采用RS422完成命令和控制信号的传输,实现与“量子存储板”的高速数据传输;利用Xilinx公司Zynq-7000芯片独有的ARM+FPGA架构实现千兆以太网完成数据的高速传输,利用EXAR公司XR21V1414 USB转串口芯片实现命令、遥测等数据的传输;采用Labview编写上位机控制整个系统的运行,实现命令发送、指令解析、运行状态显示、数据帧产生、高速数据传输、解析和存储等功能;实测结果表明,此系统数据传输速率高达600 Mbps,满足高速串行数据传输的要求,且具有稳定性高、可靠性好等优点。     

基于SOPC的光信号数据采集解调系统设计

设计并实现了一种基于可编程单片式系统(SOPC)开发平台的光信号数据采集解调系统。通过现场可编程门阵列(FPGA)设计完成了光信号数据的采集、解调以及FLASH数据的实时存储和TCP/IP数据的实时传输。通过系统测试,验证了该系统具有工作性能稳定、功能完备、实时性高、适用范围广、可裁剪、可扩展等优点,在激光测试、光电信号处理等领域具有广泛的应用价值。     

基于FPGA的光纤光栅传感解调系统

针对目前光纤光栅传感器解调设备存在的问题,研究设计了更低成本、便携化、性能稳定的传感器解调设备。选择系统集成度高与环境适应性强的线阵CCD光谱成像法作为解调设备整体方案,以SOPC作为嵌入式解调内核,构建传感器解调系统,并通过实验证明,高斯拟合和频谱相关算法的解调精度较高,平均偏差在0.005 0 nm以内,分别为0.003 0 nm和0.004 8 nm,有效提高了光纤光栅传感器中心波长的解调分辨力,同时也证明设计的基于FPGA的光纤光栅传感器解调系统实现了高集成度、高分辨率的解调系统要求。     

基于FPGA的海底泥浆举升泵控制系统设计与实现

目前,采用先进控制理论和先进控制器控制海底泥浆举升泵作为深水双梯度钻井的关键技术之一,是成功进行井控的关键;提出了针对双梯度钻井系统中海底泥浆举升泵的控制方案,选择FPGA作为系统控制器,给出了控制系统硬件构成,基于VHDL语言编制程序,分别实现对A/D、D/A的时序控制;根据海底泥浆举升泵控制系统特点,基于FPGA设计完成模糊PI控制算法,并将基于FPGA的模糊PI算法应用于对举升泵的控制,试验结果表明,设计的控制系统实现了海底泥浆举升泵入口压力为恒定值的控制要求;模糊PI控制器对系统具有较好的控制性能,为双梯度钻井作业提供了指导。     

基于FPGA的实时图像采集与分析系统设计

当今社会视频技术运用的越来越广泛。针对实时图像采集与分析系统对实时性要求高的特点,研究并设计了一套基于FPGA的图像实时采集与分析系统,利用在FPGA芯片上设计软硬件,速度快、稳定可靠,研发周期短等特点。整个系统以FPGA芯片为核心,辅以图像采集模块、图像分析算法、图像存储和图像分析模块。实验表明, 该系统较好地符合了系统对实时性的要求。     

基于FPGA的多通道数据采编器的设计

针对某型号弹上模拟信号的采集和存储,设计一种基于FPGA的多通道模拟信号和数字信号的采编器;对弹上的不同速率的速变和缓变模拟信号进行采集,与接收的数字信号编帧和存储,并通过具有USB2.0接口单片机CY7C68013完成与上位机的通信;该系统采用模块化设计方法,实验表明,精度及可靠性高、实时性好,具有广泛的实用性与通用性。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于FPGA视频合成系统设计与实现

为实现将输入的六路BT656视频无失真地合并成一路BT1120视频输出,采用将FPGA技术和视频合成系统相结合的设计方法,用verilog语言设计完成有效视频数据的抽取、SRAM乒乓操作以及FPGA对于视频的拼接处理方法。该系统由视频输入解码模块、存储模块、输出解码模块、i2c模块以及时钟管理模块组成。经算法仿真和逻辑综合,该设计可以实现视频合成的基本功能,满足视频监控系统的实时性要求.综合结果表明该设计占用FPGA片上逻辑资源少,系统运行频率高。     

基于FPGA的激光光束自对准电气自动化系统设计

激光光束技术运用的越来越广泛,包括光通信技术,激光测距技术,激光瞄准技术等,其中光通信技术范围最广;在光通信过程中,需要面对光束发射端与接收端中心对齐的问题,增加了操作的难度;针对光通信激光光束对准难的特点,研究并设计了一套基于FPGA的激光光束对准系统,利用在FPGA芯片上设计软硬件速度快、稳定可靠、研发周期短等特点;整个系统以FPGA芯片为核心,辅以操作电路、自适应算法;实验表明, 该系统较好地符合了光束对准的要求。     

基于FPGA的DDR3控制器存储设计与验证

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1][2]。在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2]。基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作。此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性。经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%。此设计在功能和性能上均符合系统总体设计的要求。     

基于SOPC技术的发射装置联调检测设备设计

为解决发射装置脱机状态下的综合检测问题,构建了基于片上可编程系统(SOPC)的发射装置联调检测设备。方案采用NiosⅡ软核处理器嵌入技术,并将处理器和外设接口控制逻辑集成在一块FPGA芯片中。FPGA内部程序模块设计使用VHDL语言描述,可重构性强,升级容易,移植性好。设备功能和性能达到设计要求,已在工厂装备修理中得到应用检验。     

基于FPGA自主控制浮点加减乘除控制器设计

为实现一种多浮点操作数乘法运算的自主运算控制器,提出了一种基于FPGA并行操作的硬连接电路的多浮点数乘法运算控制器及其时序控制的方法,该控制器对一条多浮点操作数乘法运算指令的命令字和多浮点操作数连续写入并存储,在内部时序脉冲作用下,可以自主完成读出浮点操作数执行乘法运算,写入存储多浮点操作数过程与执行乘法运算命令的过程能够并行进行;在控制器执行乘法运算命令过程中,系统可以读出执行命令过程中的中间结果和最终运算结果;论述了该控制器的电路构成和基本原理,分析命令字与多操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率为250 MHz,从输入到输出端口最小延时是3.185 ns,最大延时是15.336 ns,且能够自主完成浮点数乘法运算。     

基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现

基于FPGA嵌入式片上可编程技术,采用现有的CAN总线控制器软核模块,设计了软核控制程序,将由CAN控制器软核及其控制程序组成的CAN发送软件嵌入在FPGA内部,开发了CAN总线通信系统,实现了对CAN总线数字量的发送。经过软件仿真验证、静态时序分析和硬件系统测试,仿真和测试结果表明,该系统设计合理,方案可行,时序正确,功能、性能满足要求。系统将硬件软件化,有效的减少了外围芯片的数量,降低了系统的体积和功耗,提高了产品的集成度、通用性和可靠性,具有良好的实用价值和推广前景。     

一种基于FPGA的超宽带雷达控制系统的设计

脉冲超宽带雷达发射信号为窄带信号,回波信号带宽很大难以直接采样,文中设计了一种以FPGA作为控制器的超宽带(UWB)雷达信号采集与控制系统。根据回波信号呈周期性的特点,实现了时域延时式等效采样。为了使雷达主机与PC机之间实现高速通信,设计了USB 2.0接口电路。实验结果表明,该控制系统等效采样速率可达5 GS/s,可以有效的接收雷达回波信号,并且能检测到人体教具的位置和呼吸频率。     

基于FPGA的实时Pythagorean Hodograph曲线运动控制器的设计

提出了一种采用SOPC技术在单个FPGA芯片上构建的新型实时PH曲线运动控制器的架构;该运动控制器在QuartusⅡ9.0中设计,由一个NiosⅡ软核处理器和多个功能模块构成;它通过采用二次插补方式以减少PH曲线插补的计算量;NiosⅡ处理器执行主控程序和PH曲线粗插补算法,FPGA硬件逻辑执行精插补算法并输出两组用于控制执行机构(XY工作台)的控制脉冲;实验数据表明,该运动控制器完成恒进给速度的单次PH曲线插补的平均耗时均小于2ms,终点坐标的定位误差均低于0.0079mm。     

基于NiosII的光纤捷联惯导系统数据采集模块设计

针对光纤捷联惯导系统中采用传统技术的导航计算机需重复设计且效率低的现状,提出了一种基于Nios II的光纤捷联惯导数据采集及预处理实现方案;运用verilog HDL语言完成了对光纤捷联惯导系统中挠性加速度计和光纤陀螺仪的数据采集功能IP核设计,采用SOPC(可编程片上系统)技术定制了Nios II软核处理器,并实现16阶FIR低通滤波器的设计;通过对捷联惯导系统的静态采集实验,验证了数据采集功能IP核的准确性和FIR低通滤波器滤除部分噪声的有效性。     

基于FPGA和SSPC的智能配电系统设计与实现

航天及航空领域智能配电技术发展迅速。配电系统是航天及航空飞行器的重要分系统,其性能的优劣直接影响到飞行任务的成败,为了提高配电系统的可靠性和灵活性,提出了基于FPGA和SSPC的智能配电系统设计,从航天及航空飞行器智能配电技术的发展现状出发,具体阐述了该系统总体方案的设计思路及关键技术,同时分析了采用FPGA、SSPC和总线通信带来的控制灵活、易于实现故障隔离和系统重构、可靠性高以及系统重量轻等诸多优点。该系统已开展了相关的试验验证,试验结果表明该系统稳定可靠,具有广泛的应用前景。